Интегратор

Интегратор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и предназначено для использования в качестве интегрирующего звена систем регулирования. Цель изобретения - расширение функциональных возможностей за счет интегрирования двуполярных сигналов. Интегратор содержит преобразователь 1 напряжение - частота, реверсивный счетчик 2, цифроаналоговый преобразователь 3, RS-триггер 4, D-триггер 5, элементы И 6, 7, 8, мультиплексоры 9, 10, элемент 11 задержки, блок 12 сравнения с нулем, блок 13 инвертирования. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

091 (1l) 571 А1 (51)5 С 06 Л 1 02

ОПИСАНИЕ ИЗОБРЕТЕНИ

H ABTOPGHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ K OYHPbfTHAM

ПРИ ГКНТ СССР

1 (21) 4435879/24-24

" (22) 06,06.88 (46) 15.04,90, Бюл. У 14 (72) Г.Я.Лозинский (53) 681.32 (088.8) (56) Интегратор цифровой автоматический И-02. Паспорт ОИЧ. 468; 1977, с. 14.

Гальперин M.Â. Практическая схемотехника в промышленной автоматике, M. Энергоатомиздат, 1987, с. 247-253. (54) ИНТЕГРАТОР (57) Изобретение относится к вычисли2 тельной технике и предназначено для использования в качестве интегрирующего звена систем регулирования. Цель . изобретения — расширение функциональных возможностей эа счет интегрирования двуполярных сигналов. Интегратор содержит преобразователь 1 напряжение — частота, реверсивный счетчик 2, цифроаналоговын преобразователь 3, RS-триггер 4, I)-триггер 5, элементы И

6,7,8, мультиплексоры 9, 10, элемент

11 задержки, блок 12 сравнения с нулем, блок 13 инвертирования. 1 ил.

1557571

О

Изобретение относится к вычислительной технике и предназначено для использования в качестве интегрирующего звена систем регулирования.

Целью изобретения является расширение функциональных возможностей за. счет интегрирования двуполярных сигнглов.

На чертеже приведена схема предла- 1О гаемого интегратора.

Интегратор содержит преобразователь 1 напряжение — частота, реверсивный счетчик 2, цифроаналоговыи преобразователь 3, RS-триггер 4. 15

D-триггер 5, первый, второй и третий элементы И 6,7 и 8 соответственно, первый и второй мультиплексоры 9 и

10 соответственно, элемент 11 задержки, блок 12 сравнения с нулем н блок

13 инвертирования.

Интегратор работает следующим образом.

Пусть в момент включения интегратора реверсивный счетчик 2 обнулен, 25 а входное напряжение U равно нулю. ьк

В этих условиях на выходе блока 12 формируется логическая единица, что разрешает прохождение через элемент

И 8 тактовых импульсов, поступающих на его второй вход из преобразователя 3. Тактовые импульсы поступают на вход синхронизации D-триггера 5 и приводят его выходы в состояние, зависящее от потенциала прямого выхода

RS-триггера 4. В рассматриваемых ус35 ловиях этот потенциал заранее не определен, это вызывает и неопределенность состояния D-триггера 5.

При отклонении входного напряжения 40 от нуля и далее во всех случаях эта неопределенность снимается. Для опре, деленности рассуждений можно, например, принять, что в случае положительного значения напряжения, подава- 45 емого на вход интегратора, преобразователь 1 напряжение . — частота форми. Рует на своих выходах знака полярности входного напряжения потенциалы, приводящие к появлению уровня "1" на прямом выходе RS-триггера 4. Поскольку счетные импульсы, снимаемые с частотного (информационного) вьмода преобразователя 1, проходят через элемент 11 задержки, реверсивный счетчик

2 остается некоторое время обнуленным и за это время D-триггер 5 успевает установить на своем прямом выходе уровень "1". С появлением первой же единицы в коде реверсивного счетчика

2 на выходе блока 12 образуется сиг- . нал нулевого уровня, которыи запирает элемент И 8 и запрещает изменения состояния D-триггера 5.

При уровне "1" на 0-выходе D-триггера 5 интегратор работает следующим образом.

Положительная полярность входного напряжения Uä„,вызывает единичный и нулевой. логические уровни соответственно на О- и ()-выходах RS-триггера 4, Через мультиплексоры 9 и 10 эти уровни передаются на первые входы элементов И 6 и 7 соответственно. По своим вторым входам элемент И 6 будет открыт, а элемент И 7 - закрыт. Поэтому частотный сигнал преобразователя 1 напряжение — частота, проидя элемент 11 и элемент И 6, будет поступать в этих условиях на вход суммирования реверсивного счетчика 2. При этом будет увеличиваться (по модулю) напряжение с выхода преобразователя

3. Для определенности рассуждений будем считать, что это напряжение всегда положительно, что уровень логической единицы на управляющем входе блока 13 обусловливает коэффициент его передачи, равный +1, а уровень логического нуля — коэффициент, равный-1 °

В этих условиях постоянному положительному напряжению Uz„ на входе устройства будет соответствовать равномерно растущее положительное напряжение на его вьмоде.

При изменении полярности входного напряжения U „ на прямом выходе триггера 4 установится уровень "0", а на инверсном выходе — уровень "1". СоотI ветственно такие уровни передадутся через мультиплексоры 9 и 10 на входы элементов И 6 и 7, Элемент И 6 при этом по своему второму входу окажется запертым, и частотный сигнал преобразователя 1 будет поступать через элемент И 7 на вычитающий вход реверсивного счетчика 2. Напряжение с выхода преобразователя 3 будет уменьшаться.

Поскольку состояние триггера 5 осталось неизменным, .т,е. на управляющий вход блока 13 продолжает поступать уровень "1", то напряжение на .выходе устройства будет также уменьшаться и повторять по знаку напряжение цифроаналогового преобразователя 3..

При полной разгрузке реверсивного счетчика 2 выходное напряжение устрой1557571 6

20 ства станет равным нулю. При этом вновь на вход синхронизации триггера

5 начнут поступать тактовые импульсы и его дальнейшее состояние будет зависеть от полярности входного напряжения U . При положительной полярнов сти единичный уровень на прямом выходе триггера 5 сохранится, реверсивный счетчик 1 начнет заполняться и на выходе устройства будет расти положительное напряжение. При отрицательной полярности входного напряжения и разгруженном реверсивном счетчике 2 на прямом выходе триггера 5 установится уровень ".0", перенесенный с прямого выхода триггера 4.

На уровне "0" на прямом выходе триггера 5 устройство работает следующим образом.

Если после полного обнуления реверсивного счетчика 2 отрицательная полярность входного напряжения сохраняется, то с помощью мультиплексоров

9 и 10 уровень "0" на прямом выходе триггера 4 и уровень "1" на его инверсном выходе передадутся на первые входы элементов И 7 и 6 соответственно. При этом элемент И 7 окажется запертым по своему второму входу и частичный сигнал преобразователя 1, пройдя элемент задержки и элемент И б, будет поступать в этих условиях, на вход сложения реверсивного счетчика 2. Напряжение на выходе цифроаналогового преобразователя 3 начнет увеличиваться. Таким же по величине, но обратным по знаку будет выходное напряжение устройства, поскольку в этом случае коэффициент передачи блока 13 равен -1.

Полярность выходного напряжения останется отрицательной и при изменении полярности входного напряжения с отрицательной на положительную. Но при этом окажется закрытым по своему .второму входу элемент И 6 и реверсивный счетчик 2 будет работать в режиме вычитания. При полной разгрузке указанного счетчика 2 дальнейшая работа устройства будет зависеть, как показано вьппе, от полярности входного сигнала.

Формула изобретения

Интегратор, содержащий преобразователь напряжение — частота, реверсивный счетчик и цифроаналоговый преобразователь, причем выходы реверсивного счетчика соединены с входами цифроаналогового преобразователя, отличающийся тем, что, с целью расширения функциональных . возможностей за счет интегрирования двуполярных сигналов, в него введены блок инвертирования, два мультиплексора, три элемента И, D-триггер, RSтриггер, блок сравнения с нулем и элемент задержки, причем вход интегратора соединен с входом п15еобразователя напряжение — часточ а, информационный выход которого через элемент задержки соединен.с первыми входами первого и второго элементов И, выходы которых соединены с суммирующим и вычитающим входами реверсивного счетчика соответственно, выходы которого соединены с входами блока сравнения с нулем, выход которого соединен с первым входом третьего элемента И, выход которого соединен с входом синхронизации D-триггера, прямой и инверсный выходы которого соединены с управляющими входами первого и второго мультиплексоров, первый и второй знаковые выходы преобразователя напряжение — частота соединены с Sи R-входами RS-триггера соответственно, прямой выход которого соединен с первыми информационными входами первого и второго мультиплексоров и информационным входом D-триггера, инверсный вьчход RS-триггера соединен с вторыми информационными входами первого и второго мультиплексоров, выходы которых соединены с вторыми входами первого и второго элементов

И, тактовый выход цифроаналогового преобразователя соединен с вторым

r входом третьего элемента И, информа-. ционный выход цифроаналогового преобразователя соединен с информационным входом блока инвертирования, управляющий вход которого соединен с прямым выходом D-триггера, выход блока инвертирования соединен с выходом интегратора.