Устройство для сопряжения цвм с группой абонентов

Устройство для сопряжения цвм с группой абонентов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано для построения систем обмена данными в информационно-вычислительных комплексах. Целью изобретения является повышение быстродействия. Устройство содержит блок связи с ЦВМ, блок связи с абонентами, буферную память, регистр указаний, обратимый преобразователь последовательного кода в параллельный, блок формирования сдвинутых импульсов, блок прерывания, блок синхронизации выдачи, блок синхронизации приема, шифратор, два дешифратора, три коммутатора, два сумматора по модулю два, три счетчика, триггер, три одновибратора, семь элементов ИЛИ, элемент ИЛИ-НЕ, элемент И. 4 з.п. ф-лы, 16 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11) (Si) S С 06 F 13/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4379702/24-24 (22) f7.02.88 (46) 23.04.90. Бюп. В 15 (72) О.И.Далин, А.А.Васильев, И.З.Кузьменко, В.Б.Матвеев, P.N.Èoòÿãèíà и А.У.Ярмухаметов (53) 681.325(088.8) (56) Авторское свидетельство СССР

Ф 1084772, кл. G 06 F 13/00, 1984

Групповое устройство управления

ТС 7971. Техническое описание ПТЗ, 059.119 ТО. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЦВМ

С ГРУППОЙ АБОНЕНТОВ (57) Изобретение относится к вычислиИзобретение относится к вычислительной технике и может быть использовано для построения систем обмена данными в информационно-вычислительных комплексах.

Целью изобретения является повышение быстродействия °

На фиг. 1 представлена структурная схема устройства, на фиг.2-12соответственно схемы блоха связи с

ЦВМ, блока связи с абонентами, блока формирования сдвинутых импульсов, шифратора, обратимого преобразователя последовательного кода в параллельный, блока прерывания, регистра ука.заний,блока синхронизации выдачи, блока синхронизации приема, второго коммутатора, третьего коммутатора, 2 тельной технике и может быть использовано для построения систем обмена данными в информационно-вычислительных комплексах. Целью изобретения является повышение быстродействия. Устройство содержит блок связи с ЦВМ, блок связи с абонентами, буферную память, регистр указаний, обратимый преобразователь последовательного кода в параллельный, блок формирования сдвинутых импульсов, блок прерывания, блок синхронизации выдачи, блок синхронизации приема, шифратор, два дешифратора, три коммутатора, два сумматора по модулю два, три счетчика, триггер, три одновибратора, семь элементов ИЛИ, элемент ИЛИ-HH элемент И. 4 з.п. ф-лы, 16 ил. на фиг. 13-t6 — временные диаграммы выполнения процедур соответственно приема команды от ЦВМ и выдачи ее абоненту, приема байта состояния от абонента и выдачи его в ЦВМ, выдачи блока данных из буферной памяти або ненту, приема блока данных от абонента и записи в буферную память.

Устройство содержит (фиг. 1) блок

1 связи с ЦВМ, блок 2 связи с абонентами, блок 3 формирования сдвинутых импульсов, шифратор 4, обратимый преобразователь 5 последовательного кода в параллельный, первый счетчик 6, блок 7 прерывания, элемент ИЛИ 8, регистр 9 указаний, блок

10 синхронизации выдачи, блок f1 синхронизации приема, первый 12, второй

1559349

13 и третий 14 коммутаторы, буферную память 15, второй 16, и третий 17 счетчики, триггер 18 первый 19 и второй 20 дешифраторы, первый 21 и второй 22 сумматоры по модулю два, элементы ИЛИ 23-28, элемент ИЛИ-НЕ 2 второй 30, третий 31 и первый 32 одновибраторы и элемент И 33. Блок 1 связи с ЦВМ имеет входы 34-42, выходы 43-55 и вход-выход 56, блок 2 связи с абонентами — входы 57-63, выходы 64-67 и вход-выход 68, блок

3 формирования сдвинутых импульсов— входы 69-72 и выходы 73-75, шифратор 15

4 — входы 76-82 и выходы 83-86, обратимьп преобразователь 5 последоватсльного кода в параллельный — входы

87-95 и выходы 96-99, первый счетчик .

6 — выходы 100 и 101, блок 7 прерыва-20 ния - входы 102-116 и выходы 117 и

118, регистр 9 указаний — входы 119124 и выходы 125-128, блок 10 синхронизации выдачи — входы 129-133 и вы-.

:ходы 134-1 37, блок 11 синхроназации приема — входы 138-143 и выходы 1441

14 7, Второи коммутатор 13 — Входы

148-153, а третий коммутатор 14— входы 154-160. На фиг. 1 показаны также шины выборки 161, подтверждения 30

162, записи 163, чтения 164, первого синхросигнала 165, второго синхросигнала 166, адреса 167, данных 168, ошибки 169, начальной установки 170 и прерывания 171, первая шина 172 тактовых импульсов, вторая шина 173 тактовых импульсов и линия 174 связи с абонентами.

Блок 1 связи с ЦВИ содержит (фиг..2) группы 1?5 и 176 элементов И, де- 40 шифраторы 177 и 178, приемники 1?9 и 180, элементы И 181-184, приемники

185 и 186, триггер 187, одновибратор

188, сумматор 189 по модулю два, элемент НЕ 190, передатчики 191 и 45

192, элементы ИЛИ 193 и 194, сумматоры 195 и 196 по модулю два, мультиплексор 197.

Блок 2 связи с абонентами содержит 50 ,(фиг. 3) регистр 198, группу 199 элементов И, дешифратор 200, группу приемопередатчиков 201 -201S, мульти" плексоры 202 и 203, группу триггеров

2041 2048 группу элементов И 205 — 55

205, группу элементов НЕ 206 -206S элементы И 20? и 208, элемент ИЛИ

209 и элемент НЕ 210. На фиг. 3 показана также шина 211 нулевого уровня.

Блок 3 формирования сдвинутых импульсов содержит (фиг. 4) элемент И

212, счетчик 213, имеющий первый 214 и второй 215 выходы, элементы НЕ

216 и 217, одновибратор 218 и элемен-. ты И-ИЛИ-НЕ 219 и 220.

Шифратор 4 содержит (фиг. 5) одновибраторы 221 и 222, элементы И 223, и 224 и элемент ИЛИ 225.

Обратимый преобразователь 5 последовательного кода в параллельный содержит (фиг, 6) элементы И 226 и 227, элементы ИЛИ 228 и 229, триггер 230, сумматоры 231 и 232 по модулю два, сдвиговьпт регистр 233, который имеет вход 234 данных, вход 235 управления режимом и вход 236 синхронизации.

Блок 7 прерывания содержит (фиг,7) элементы ИЛИ 237-241, элементы И

242-244, элемент НЕ 245, триггер 246, счетчик 247, элемент ИЛИ 248, триггеры 249„-249 . На фиг. 7 показана также шина 250 нулевого уровня.

Регистр 9 указаний содержит (фиг .8) элемент И 251, элемент ИЛИ 252 и группу триггеров 253„-253 .

Блок 10 синхронизации выдачи содержит (фиг. 9) элементы И 254 и 255, элементы ИЛИ 256-258, триггеры 259 и

260, элемент НЕ 261 и одновибратор

262.

Блок 11 синхронизации содержит (фиг. 10) триггеры 263-265, элементы

И 266 и 267 и элементы ИЛИ 268 и 269.

Второй коммутатор 13 содержит (фиг ° 11) элемент НЕ 270, элементы ИНЕ 271-274 и мультиплексор 275, имеющий первый 276 и второй 277 входы управления и первьп 278, второй 279 и третий 280 информационные входы.

Третий коммутатор 14 содержит (фиг. 12) элемент НЕ 281, элементы

И-НЕ 282-285 и мультиплексор 286, имеющий первьп 287 и второй 288 входы управления и информационные входы 289-292 с первого по четвертый соответственно.

На временной диаграмме выполнения процедуры приема команды от ЦВМ и выдачи ее абоненту показаны (фиг. 13) сигналы 293 на выходе 97 преобразователя 5; 294 на выходе 214 и 295 на выходе счетчика 213 (фиг. 4); 296 на выходе элемента 219 и 297 на выходе элемента 220 (фиг. 4) и 298 на входевыходе 68 блока 2 связи с абонентом.

49

15593

На временной диаграмме выполнения процедуры приема байта состояния от абонента и вьдачи его в ЦВМ показаны (фиг. 14) сигналы 299 на входе-выходе

68, 300 на выходе 66 и 301 на выходе

65 блока 2 связи с абонентами, 302 на выходе 85 и 303 на выходе 84 шифратора 4, 304 на выходе 144 блока 11 синхронизации приема, 305 на выходе

97 преобразователя 5, 306 на выходе

100 счетчика 6 и 307 на выходе 83 шифратора 4.

На временной диаграмме выполнения процедуры выдачи блока данных из буферной памяти абоненту показаны (фиг.15) сигналы 308 на первойшине 172 тактовых импульсов 309 на выходе 127 регистра 8 указаний, 310, на выходе

136, 311 на выходе 135 312 на выхо- 20 де 137, 313 на выходе 134 блока 10 синхронизации выдачи, 314 на выходе 100 счетчика 6, 315 на выходе третьего счетчика 17, 316 на выходе 98 преобразователя 5. 25

На фиг. 15 отмечены временные интервалы 317 чтения буферной памяти

15 и записи в сдвиговый регистр 233 (фиг.6) преобразователя 5, 318 вьда-: чи в линию, 319 выполнения указан- 30 ных действий с первым байтом данньи

320 вторым и последующими байтами данных, 321 предпоследним байтом данньи и 322 последним байтом данных.

На временной диаграмме выполнения процедуры приема блока данных от абонента и записи в буферную память (фиг ° 16) показаны сигналы 323 на выходе 144 блока 11 синхронизации приема, 324 на выходе 101, 325 на 40 выходе 100 счетчика 6; 326 на выходе

97 преобразователя 5, 327 на выходе

146; 328 на выходе 147 блока 11 синхронизации приема, 329 на выходе 83

330 на выходе 86 шифратора 4, 331 на выходе 145 блока 11 синхронизации приема.

Блок 1 связи с ЦВИ служит для приема информации от ЦВИ и формирования управляющих сигналов для записи этой 50 информации в адресуемые элементы памяти устройства, а также для формирования .сигналов управления чтением информации из адресуемых злементов памяти устройства и передачей этой информации в ЦВМ. 1 ройства с линией 174 связи с абонентами. В этом блоке разряды (0-2) ре--гистра 198 определяют адрес выбранно" гс абонента (с 0 по 7). Разряд (3), на фиг. 3 подключенный к входу элементов 199, 210, 207 и 208, служит для отличия сброшенного состояния регистра 198 от значения адреса 0 (в сброшенном состоянии значения разрядов (О/3) равны нулю, а для значения адреса 0 значение разряда (3) равно единице).

Блок 3 формирования сдвинутых импульсов служит для формирования двух последовательностей однополярных импульсов из информации, поступающей из преобразователя 5, для дальнейшей выдачи в блок 2 связи-с абонентами.

Здесь счетчик 213 работает в режиме делителя частоты, например, на 4 (выход 214) и 8 (выход 215) в зависимости от соотчошения частоты следования тактовых импульсов с шины 172 и частоты следования и длительности битов информации, предаваемой абоненту.

Шифратор 4 служит для промежуточного преобразования принятой информации при вьдаче ее в преобразователь

5 и ее распознания (байт данньы или байт состояния).

Обратимый преобразователь 5 последовательного кода в параллельный служит для приема от блока 1 связи с

ЦВМ байта информации в параллельном коде, формирования 10-разрядного слова и выдачи его в последовательном коде в блок 3 формирования сдвинутых импульсов, а также для приема информации в последовательном коде из шифратора 4, контроля и вьдачи ее в блок

1 связи с ЦВИ в параллельном коде.

Здесь управление режимом сдвигового регистра 233 осуществляется сигналом на входе 235 (запись при единичном значении и сдвиг при нулевом)„ а информация заносится либо в последовательном коде с входа 234,либо в па- раллельном коде с выходов элементов

230 и 231 и входа 95. Сумматор 231

IIo модулю два формирует разряд, дополняющий информацию, заносимую в регистр 233, до нечетности.

Счетчик 6 имеет выход 100 переполнения ("равно 10"} и выход 101 "Равно 4". Блок 7 прерывания служит для

Блок 2 связи с абонентом служит для организации взаимодействия устформирования сигнала "Прерывание" в

ЦВИ.

1559349

Регистр 9 указаний служит для задания нулевого адреса буферной памяти 15, режима кодопреобразования и запуска процедур выдачи блока данных из буферной памяти 15 абоненту и приема блока данных от ЦВМ и записи в буферную память 15.

Блок 10 синхронизации выдачи служит для синхронизации работы устройства в режиме выдачи информации в линию 174 связи с абонентами.

Блок 11 синхронизации приема служит для синхронизации работы устройства в режиме приема информациииз линии15

174 связи с абонентами.

Буферная память 15 имеет адресный вход, подключенный к выходу счетика

16, и вход управления режимом, подключенный к выходу элемента ИПИ 27.

Дешифраторы 19 и 20 представляют собой, например, ПЗУ.

Устройство работает следующим образом.

Перед началом работы сигналом на шине 170 начальной установки все элементы памяти устройства сбрасываются в исходное состояние.

ЦВМ с блоком 1 связи с ЦЩ1 обменивается данными в параллельном коде 30 шириной, например, 8 битов и служебными сигналами. Обмен с абонентами осуществляется в последовательном коде, например, 10-битными словами.

Инициация работы устройства произво- 35 дится как от ЦВМ (при выполнении команд), так и от абонентов при поступлении сигналов "Вызов" для обслуживания абонента.

Для взаимодействия с устройством 40

ЦВМ выставляет сигнал "Выборка" на шине 161 выборки. Сигнал "Выборка" поступает на входы групп, 175 и 176 элементов И и элементов И 181 и 182 и на вход одновибратора 188, который 45 формирует сигнал "Подтверждение" в шину 162 подтверждения. Появление сигнала "Подтверждение" сообщает ЦВМ, что устройство подключено. Сигнал "Выборка" разрешает прохождение адреса, 50 . данных и сигналов "Запись" и "Чтение".

Устройство имеет ряд адресуемых элементов памяти: буферную память

15, триггер 18, а также элементов памяти в блоках: блоке 2 связи с абоS5 нентами — регистр 198, преобразователе 5 — сдвиговый регистр 233, блоке

7 прерывания — триггеры 249, -249 - образующие регистр состояния, регистре

9 указаний — группу триггеров 253 (253, блоке 2 связи с абонентами— группу триггеров 204» — 204, образующую регистр вызовов. Блок 1 связи с

ЦВМ осуществляет взаимодействие ЦВМ с устройством через адресуемые элементы памяти.

В процедуре записи на вход 34 блока 1 поступает адрес элемента памяти, а на вход-выход 56 — информация для записи в адресуемый элемент памяти.

Адрес проходит через приемники и поступает на вход дешифратора 177 и сумматора 189 по модулю два. Информация для записи проходит через приемник

180 и поступает на вход сумматора

189 по модулю два и входы элементов

2,9,12,13 и 19.Сумматор 189 по модулю два осуществляет контроль по четности адреса и информации и в случае ошибки выдает сигнал "Запись", который проходит через приемник 185 и поступает на вход элемента И 183. По синхросигналу с входа 41 через элемент

И 183 устанавливается триггер 187.

Сигнал с выхода триггера 187 поступает на управляющий вход дешифратора

177. На выходах дешифратора 177 появляются сигналы управления записью в триггеры 253 -253, (регистр 9), в регистр 198 (блок 2), в буферную память 15 (поступающий в блоки и элементы 13, 27, 31 и 33), в сдвиговый регистр 233 (поступающий на вход 94 преобразователя 5 через блок 10).

Сброс триггера 187 осуществляется по синхросигналу на входе 42.

В процедуре чтения элементов памяти устройства на вход 34 блока 1 поступает адрес элемента памяти, на вход 36 — сигнал "Чтение". Адрес проходит через приемники и поступает на вход дешифратора 178, а также на вход сумматора 189 по модулю два, где контролируется на четность. Сигнал "Чтение" проходит через приемник

186 и поступает на управляющий вход дешифратора 178, на выходах которого появляются сигнал управления чтением сдвигового регистра 233, который поступает на вход 155 коммутатора 14, сигнал управления чтением буферной памяти 15, который поступает на входы узлов 4, 7, 14, 26 и 28 сигнал управления чтением триггера 18, сигнал управления чтением регистра 249< -249 состояния, которьп» поступает на вход

l0 лают команды управления, записи и чтения.

Алгоритм выполнения команд управления следующий.

Устройство, получив команду от

ЦВМ, посылает ее абоненту. Абонент распознает команду управления, отрабатывает ее н присылает в устройство байт состояния. Устройство организует выдачу байта состояния в ЦВМ, Алгоритм вьнолнения команд записи сл едующий .

Под управлением ЦВМ осуществляется предварительная запись блока данных в буферную память 15 устройства. После этого ЦВМ осуществляет запись команды в устройство. Устройство, получив команду, организует выдачу ее абоненту. Абонент распознает команду записи, настраивается на прием данных и пристает байт состояния. Устройство передает байт состояния в

ЦВМ. После этого блок данных из буферной памяти 15 выдается абоненту.

Абонент, получив последний байт данных, вьдает байт состояния в устройство, которое выдает байт состояния в ЦВМ.

Алгоритм выполнения команд чтегаггг следующий.

Устройство, получив команду от

ЦВМ, выдает ее абоненту. Абонент распознает команду чтения и вьдает данные и байт состояния. Происходит запись данных в буферную память 15 и байта состояния в сдвиговый регистр

233. Байт состояния вьдается в ЦВМ.

В случае благоприятного байта состояния ЦВМ выполняет чтение блока данных из буферной памяти 15.

Таким образом, выполнение команд для устройства разделяется на следующие процедуры: прием команды от UBN и вьдача ее абоненту; прием байта состояния от абонента и выдача его в ЦВМ, прием блока данных от ЦВМ и запись в буферную память 15; выдача блока данных из буферной памяти 15 абоненту прием блока данных от абонента и запись в буферную память 15, вьдача данных иэ буферной памяти

15 в ЦВМ.

Процедура приема команды от ЦВМ и вьдачи ее абоненту выполняется следующим образом.

155934

102 блока 7 прерывания, сигнал управления чтением триггеров 204 -204, который поступает на вход 58 блока 2, а также на входы элемента ИЛИ 193 и мультиплексора 197 в блоке 1.

На вход мультиплексора 197 в процедуре чтения поступает информация с выхода регистра 249r-249 состояния (от блока 7) и информация с выхода триггеров 204, -2048 (от блока 2). С выхода мультиплексора 197 информация поступает на вход передатчика 191, выходы имеют третье состояние и соединяются с двунаправленными входами- 15 выходами 56. Управление передатчиком осуществляется с выхода элемента ИЛИ

193, на вход которого поступают сиг° налы управления чтением регистра 249,— 249> состояния и триггеров 204<- 204 20

S с выходов дешнфратора 178. На вход передатчика 192 поступает информация с выхода коммутатора 14. Выходы передатчика 192 имеют третье состояние и управляются с выхода элемента KIH

194, на вход которого поступают сигналы управления чтением сдвигового регистра 233, буферной памяти 15 и триггера 18 с выходов дешифратора

178. В передатчиках 191, 192 информа- 30 ция дополняется контрольным разрядом до четности.

Обмен абонентами осуществляется в последовательном коде 10-битными словами. Каждый бит информации представляет собой двуполярный импульс, при1чем единичному значению импульса соответствует последовательное чередование положительного и отрицательного полупериодов, нулевому значению 40 чередование отрицательного и положительного полупериодов. Первым в линию передается бит-идентификатор, затем младшим разрядом вперед— байт информации и последним — конт- 45 рольный разряд, дополняющий информацию до нечеткости. При передаче в линию команды, а также последнего банта данных, бит-идентификатор равен

"1", при передаче прочих данных— иои

Первым из линии передается битидентификатор, затем младшим разрядом вперед — байт информации и последним — контРольный Разряд. При при-. 55 еме из линии байта состояния терминала бит-идентификатор равен "1", при приеме данных бит-идентификатор равен "0". От ЦВМ в устройство постуl2 пульсов поступают на вход выбранного приемопередатчика 201 -201 в блоке

2, и из них формируются двуполярные импульсы, которые выдаются на выход

68. Форма двуполярных импульсов в зависимости от взаимного расположения двух последовательностей импульсов показана на фиг. 13.

После завершения полупериода по отрицательному фронту импульса с выхода счетчика 213 запускается одно— вибратор 218, с выхода которого сигнал поступает в преобразователь 5 и через элемент ИЛИ 229 на вход 236 синхронизации (в данном случае сдвига, так как сигнал от блока 10 отсутствует), осуществляя сдвиг информации в регистр 233 на один разряд. Одновременно сигнал с выхода одновибратора 218 поступает в счетчик 6 для подсчета числа выдвинутых битов. Процедура сдвига и выдачи импульсов в линию продолжается до тех пор, пока значение счетчика 6 не станет равно

10. В этом случае сигнал с выхода счетчика 6 поступает на вход сброса триггера 259 блока 10 и сбрасывает

его. При этом поступление тактовых им-30

35 пульсов через элемент И 212 на вход счетчика 213 прекращается. Процедура выдачи команды на этом завершается.

Процедура приема байта состояния от абонента и выдачи его в ЦВМ выполняется следующим образом.

Так как в регистр 198 записан адрес абонента, мультиплексоры 202 и

203 настроены на прохождение информации, поступающей с приемопередатчика выбранного направления. На фиг. 14 показана временная диаграмма работы узлов 2-6 в режиме приема байта состояния. На вход-выход 68 блока 2 поступают двуполярные импульсы. В блоке

2 в приемопередатчиках 201< -201> двуполярные импульсы преобразуются в две последовательности однополярных импульсов и проходят через мультиплексоры 202 и 203 на выходы 66 и 65.

1559349

ЦВМ осуществляет выбор направления на которое будет выдана команда. Для этого на вход 34 выставляется адрес регистра 198, на вход 56 - информация для записи в регистр 198, представляющая собой "1" в разряде (О) и код адреса абонента (с 0 по 7) в разрядах (1-3), на вход 35 — сигнал

"Запись", а на входы 4 1 и 42 — син-. хросигналы С1 и С2. От блока 1 в блок

2 поступает информация для записи в регистр 198 и сигнал управления записью в регистр 198. Адрес абонента и разряд (О) регистра 198, равный "1", поступают на входы дешифратора 200 и мультиплексоров 202 и 203. Восемь выходов дешифратора 200 соединены с входами восьми приемопередатчиков

201 -201 . Сброс регистра 198 осуществляется после приема байта состояния терминала сигналом с шифратора 4.

После выбора направления -происходит запись кода команды в сдвиговый регистр 233 преобразователя 5. При этом осуществляется запись в регистр

233 значения триггера 230 (бита-идентификатора), кода команды, поступающего .от блока 1, и контрольного разряда, дополняющего заносимую информацию до нечетности. Одновременно в блоке 10 устанавливается триггер 259, а в блоке 7 через элемент ИЛИ 238 устанавливается триггер 246, который запускает счетчик 247 (таймер), например, от частоты 100 МГц на 3 с.

Сигнал с выхода триггера 259 пеступает в блок 3 на вход элемента И 212 и разрешает прохождение тактовой частоты, например, 1 МГц на вход счетчи- 40 ка 213. От преобразователя 5 значение выдвигаемого разряда регистра

233 поступает на входы элементов 217, 219 и 220 блока 3. Первоначально, ког= да нет сдвига, значение выдвигаемого разряда равно значению бита-идентификатора: "1" — при выдаче команды и последнего байта данных и "0" — при выдаче остальных байтов данных. С выхода счетчика 213 сигналы с частотой, деленной на 4 и 8, поступают на входы элементов И-ИЛИ-НЕ 219 и

220. На выходах элементов 219 и

220 в зависимости от значения выдвигаемого разряда с выхода регистра

233 формируются две последовательности импульсов, сдвинутые одна относительно другой,как показано нафиг.13.

Эти две последовательности имДве последовательности импульсов поступают на входы Т7 и 76 шифратора

4. Первая последовательность поступает а вход одновнбратора 222.

На выходе одновибратора 222 появляется сигнал, ширина которого больше ширины импульса первой последовательности и меньше суммарной ширины импульсов двух последовательностей, поступаюФ

13

155934 щий на вход регистра 233 как информация для последовательного сдвига.

Вторая последовательность импульсов поступает на вход одновибратора 221, на выходе которого формируется сиг5 нал шириной, равной двойной ширине импульса.. Этот сигнал через элемент

ИЛИ 229 подается на вход синхронизации (сдвига, так как сигнал от блока

10 отсутствует) регистра 233 и по переднему фронту осуществляется сдвиг. При этом в регистр 233 вдвигается "1", если значение сигнала первой последовательности к этому вре-15 мени равно "1", что соответствует единичному значению принятой из линии информации, и в регистр вдвигается "0", если значение сигнала первой последовательности к этому времени 20 равно "0", что соответствует нулевому значению принятой из линии информации.

Первый же импульс с выхода одновибратора 221 сбрасывает триггер 230. 25 преобразователя .5, приводя значение идентификации в нулевое, а также устанавливает триггер 265 блока

Сигнал с выхода одновибратора 221 поступает также в счетчик 6, где 30 по заднему фронту импульса, производится счет поступающих из линии битов. После приема 10-го бита на последовательном выходе регистра 233 появляется значение бита-идентифика35 тора, равное единице (при приеме байта состояния). На выходе счетчика 6 появляется сигнал, который поступает в узлы 4 и 5. В шифратор на вход элемента И 223, кроме сигнала с выхода счетчика 6, поступают сигналы с пос" ледовательного выхода регистра 233 и сигнал с выхода триггера 265 блока 11.

На выходе элемента И 223 появляется сигнал Принято состояние и посту- 45 пает в блок 11 для сброса триггера

265, а также в блок 2 (на сброс регистра 198) и в блок 7 (на сброс триггера 246, с нулевого выхода которого снимается .сигнал, сбрасываюпщй счет- 50 чик 247, и на установочный вход триггера 249 ). При этом на выходе элемента ИЛИ 241 появляется сигнал "Прерывание".

Каждое слово, принятое на линии, на55 выходе регистра 233 контролируется сумматором 232 по модулю два. Если на момент окончания приема слова (байта; состояния или байта данных), опреде

9 14 ляемого появлением на входе элемента И 227 сигнала с выхода счетчика

6, на выходе сумматора 232 появляется сигнал ошибки, то на выходе элемента И 227 появляется сигнал "Ошибка линии", который поступает в блок

7 и устанавливает триггер 249 .

Если за время тайм-аута, равного

3 с, байт состояния из линии не поступает, срабатывает счетчик 247 блока 7 и сигнал с его выхода устанавливает триггер 249 . Сигнап с выхода триггера 249 поступает на вход элемента ИЛИ 241, на выходе которого появляется сигнал "Прерывание". Сигнал "Прерывание" поступает в ЦВМ и

ЦВИ производит чтение регистра 249 —

249 состояния через блок 1. По окончании чтения по заднему фронту сигнала управления чтением регистра 249 —

249, получаемого из блока 1, происходит сброс регистра 249 -249>. Процессор анализирует значение регистра

2491-249 и в случае сигнала "Ошибка линии", может повторить процедуру выдачи команды. Состояние "Тайм-аут" указывает, что абонент отключен, и в этом случае повторение процедуры не требуется.

Процедура записи блока данных в буферную память 15 от ЦВМ выполняется следующим образом.

Перед началом записи в буферную память 15 блока данных ЦВИ через блок 1 записывается в триггер 253( регистра 9 указание "Начало блока", а в триггер 253 — указание "Режим перекодировки" в том случае, когда необходимо перекодировать данные из кода ДКОИ в код КОИ-8. При этом сигнал с выхода триггера 253„ через элемент

ИЛИ 23 сбрасывает счетчик 16.

В следующем цикле через блок производится запись в буферную память 15 по нулевому адресу буферной памяти 15, определяемому с выхода счетчика 16. Для этого ЦВИ выставляет на вход-выход 56 информацию для записи в буферную память 15, на вход

35 — сигнал "Запись", на входы 41 и

42 — синхросигналы С1 и С2, а на вход 34 — адрес буферной памяти 15.

Сигнал управления записью в буферную память 15 с выхода блока t поступает на коммутатор 13 для управления прохождением информации с выхода блока 1 на, вход буферной памяти 15. Одновременно сигнал управления записью в бу-!

16

1559349 ферпую память 15 поступает на вход элемента И 33 и через элемент ИЛИ

27 на вход управления записью буферной памяти 15, а также через элементы ИЛИ 28 и ИЛИ-НЕ 29 на счетные входы счетчика 16 и счетчика 17. Проводится запись информации по нулевому адресу буферной памяти, 15. На выходе элемента И 33 формируется сигнал сброса счетчика 17 и через элемент

ИЛИ 24 сбрасывает его. После завершения записи по заднему фронту сигнала управления записью в буферную память

15 производится модификация счетчика

16 на +1, подготавливая следующий адрес для записи в буферную память

15, В следующем цикле ЦВИ записывает в триггер 253 значение нуля, тем самым сбрасывая указание "Начало блока".

В следующем цикле записи в буферную память 15 производится модификация как счетчика 16, так и счетчика 17.

После завершения цикла записи в счет- 25 чике 17 находится значение длины блока данных, принятых из ЦВИ в буферную память 15.

Если от ЦВМ задан режим кодбпреобразования, т.е. в триггер 253< регист-З0 ра 9 указаний записано указание "Режим перекодировки", сигнал с выхода триггера 253 поступает на вхоц yriравления коммутатора 13 и на вход буферной памяти 15 поступает информация с выхода дешифратора 19. Последний представляет собой ПЗУ, у которого на адресные входы поступают данные иэ блока 1 в коде ДКОИ, а на информационных выходах представлены данные в коде КОИ-8. Если передача данных из ЦВИ осуществляется без кодопреобразования, то данные из ЦВМ поступают в коде КОИ-8. Режим передачи данных с кодопреобразованием или без кодопреобразования задается ЦВМ при выполнении команд записи и сохраняется до следующей команды записи, распространяясь на выполнение команд чтения, следующих за командой записи.

После записи блока данных в буферную память 15 осуществляется процеду" ра выдачи команды абоненту, причем при записи команды в регистр 233 сигналом управления: записью в этот регистр с вйхода блока 1 через элемент

ИЛИ 23 осуществляется сброс счетчика

16, подготавливая начальный нулевой адрес для считывания данных йз буферной памяти 1-5 абоненту. Сброс счетчика 17 осуществляется сигналом из блока 1 с выхода элемента И 184.

Сигнал сброса формируется на элементе

И 184 из сигнала управления записью в регистр 233 и инверсного значения (с выхода элемента.НЕ 190) младшего разряда байта информации с выхода приемника 180. Кроме того, когда младший разряд информации при записи команды в регистр 233 равен единице, что соответствует кодам команд записи, осуществляется сброс счетчика

17 через элемент ИЛИ 24. При занесе-!. нии кода команды записи сброса счетчика 17 не происходит. Таким образом, после занесения кода команды записи счетчик 16 сброшен, а счетчик 17 содержит значение длины блока данных.

После выполнения процедуры выдачи команды осуществляется прием из абонента и выдача в ЦВМ байта состояния абонента. ЦВМ анализирует значение байта состояния, и если значение его такое, что абонент готов выполнить ко- манду записи, ЦВИ инициирует процедуру выдачи блока данных абоненту записью в триггеры 253„-253+ указания

"Выдача в линию".

Процедура выдачи блока данных из буферной памяти 15 абоненту выполняется следующим образом.

Временная диаграмма выполнения процедуры приведена на фиг. 15. Единичное состояние триггера 253 и сброшенное состояние триггера 259 разрешают установку триггера 260 управления записью в регистр 233 из буферной памяти 15. Установка триггера

260 осуществляется по синхросерии че-;. рез элемент И 254. Выход триггера

260 соединен с управляющим входом коммутатора 12 и управляет прохожцением информации с выхода буферной памяти

15 через коммутатор 12 на параллельный вход регистра 233. Сигнал управления записью в регистр 233 формируется на элементе И 255 из сигнала с выхода триггера 260 и отрицательного полупериода тактового сигнала, поступающего через элемент НЕ 261. Сигнал управления записью в регистр .233 проходит через элемент ИЛИ 256 и поступает в преобразователь 5 на вход задания функции регистра 233 и через элемент

ИЛИ 229 на вход синхронизации функции.- Таким образом, значение буферной

17 155934 памяти, считанное по нулевому адресу, записывается в регистр 233.

По заднему фронту сигнала с выхода элемента И 255 через элемент ИЛИ 256 . устанавливается триггер 259, с выхоS да которого сигнал поступает через элемент HJIH 28 на счетный вход счетчика 16, а также через одновибратор

262 блока 10 и элемент ИЛИ 26 на вход уменьшения счета счетчика 17. вычитая единицу иэ значения счетчика. Таким образом, после считывания байта данных из буферной памяти 15 значение счетчика 16 модифицируется íà "+1", счетчика 17 — на "-1".

Установка триггера 269 н блоке 10 запускает блок 3 формирования сдвинутых импульсон„и осуществляется переда-ча байта данных н линию связи с або- 20 кентами так же, как байта команды, но с битом-идентификатором, равным нулю. После передачи 10 бит информации на выходе 100 счетчика б появляет.ся сигнал, который сбрасывает триггер 259 ° Нулевое состояние триггера

259 разрешает установку триггера 260 через элемент И 254. Процедура записи информации из буферной памяти 15 в регистр 233 и последующей выдачи в линию повторяется для второго и всех последующих =àéòîâ данных. После записи в регистр 233 предпоследнего байта данных значение счетчика 17 равно нулю. На выходе счетчика 17 по35 является сигнал обнуления, который поступает в преобразователь 5 и вмесге с сигналом с триггера 253 регист9 ра 9 на элементе И 226 формирует сигнал установки триггера 230. После ус- 40 тановки триггера 260 блока 10 на элементе И 251 регистра 9 формируется сигнал сброса триггера 253 . Триггер

2539 сбрасывается, следовательно, после передачи последнего байта данных 45 установка триггера 260 не производится и процедура выдачи дачных иэ буферной памяти 15 абоненту завершается. Последний байт данных выдается с битом-идентификатором, равным единице, 50 что сообщает абоненту об окончании передачи ответного байта состояния.

В начале процедуры, после установки триггера 253> регистра 9, через элемент ИЛИ 238 в блоке 7 устанавливается триггер 246, который запускает счетчик 247 (таймер) на время 3 с.

За время 3 с от абонента должен поступить ответный байт состояния. В этом

9 )8 случае сигналом "Принято состояние" от шифратора 4 через элемент ИЛИ 239- триггер 246 сбрасывается и сбрасывает счетчик 247. В противном случае с выхода счетчика 247 сигнал устанавливает триггер 249, сигнал с выхода которого поступает на элемент ИЛИ

241 для формирования сигнала "Прерыванне" в ЦВГ1. Сигнал с выхода счетчика 247 подается также на вход элемен та ИЛИ 239, сбрасывает триггер 246, который сбрасывает счетчик 247, приводя его в исходное состояние.

-Процедура приема блока данных от абонента н записи и буферную память

15 выполняется следующим образом.

Блок данных от абонента поступает в ответ на команду чтения. После записи кода команды чтения сигналом управления записью в регистр 233 от блока 1 в блоке 7 через элемент

ИЛИ 238 устанавливается триггер 246 и запускает счетчик 247 (таймер) на время 3 с. Сигнал управления записью в регистр 233 также сбрасывает счетчик 16 и через элемент И 184 блока 1 .(разряд(7) в коде команды чтения нулевой) и элемент ИЛИ 24, сбрасывает счетчик 17. Таким образом, перед получением блока данных от абонента счетчики 16 и- 17 сброшены. Прием байта данных из линии и сдвиг в регистре

233 происходит так же, как и при приеме байта состояния. Первым импульсом второй последовательности, поступающей из блока 2, в блоке 11. устанавливается триггер 265.

После приема 10 бит информации на последовательном выходе регистра 233 разряд бита-идентификатора равен нулю. Нулевое значение идентификатора поступает из преобразователя 5 в блок

i1 на вход элемента И 266. Сюда же поступает сигнал с выхода 100 счетчика 6. На выходе элемента И 266 появляется сигнал, который устанавливает триггеры 263 и 264 (фиг. 16). Выход триггера 263 соединен с входом упранления коммутатора 13 и управляет прохождением информации с выхода регистра 233 на вход буферной памяти 15..

Сигнал с выхода триггера 264 поступа- ет через элемент ИЛИ 27 на вход управления записью н буферную память

15.Под управлением этого сигнала осуществляется запись в буферную память

15 по нулевому адресу. Сброс тригге- ра 264 осуществляется сигналом вто9 20 разования, сигналы управления чтением буферной памяти 15 из блока 1 и с выхода триггера 253 управляют прохождением информации с выхода дешифратора 20. Дешифратор 20 осуществляет преобразование кода ДКОИ в код КОИ-8,. причем на вход дешифратора поступает информация с выхода буферной памяти

15 и используется как адрес для ПЗУ, на котором построен дешифратор, а перекодированные данные поступают на вход коммутатора 14 . Информация с выхода коммутатора 14 поступает в . блок 1 и считывается на вход-выход 56.

После чтения буферной памяти 15 каждый раз по заднему фронту сигнала управления чтением из блока f формируется сигнал модификации счетчика

16 и поступает на его счетный вход, изменяя значение на "+1". Значение счетчика 17 модифицируется по сигналу управления " чтением буферной памяти 15. После каждого цикла чтения зна чение счетчика 17 уменьшается на единицу. После чтения всего блока данных формируется сигнал установки триггера 18. Значение триггера 18 через коммутатор 14 и блок 1 считывается после каждого чтения байта данных иэ буферной памяти 15 с целью определения момента завершения чтения блока данных. Сброс триггера 18 осуществляется задним фронтом сигнала из блока 1.

После чтения байта данных триггер

253(регистра 9 сбрасывается записью нулевого значения из ЦВМ. На цикл чтения очередного ба