Четырехквадрантный перемножитель электрических сигналов

Четырехквадрантный перемножитель электрических сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительным устройствам и может быть использовано в аналого-цифровой вычислительной технике. Целью изобретения является повышение точности работы устройства. Устройство содержит входы 1 и 2, первый и второй коммутаторы 3 и 4, блок 5 умножения, источник 6 опорного напряжения, фильтр 7 нижних частот, аналого-цифровой преобразователь 8, блок 9 синхронизации, выход 10 устройства, решающий блок 11. Принцип работы устройства заключается в том, что перемножение сигналов осуществляется за семь тактов, причем суммарные мультипликативная и аддитивная погрешности блока 8 умножения, фильтра 7 нижних частот и преобразователя 8, а также все составляющие погрешности, вызванные аддитивными смещениями по входам блока 5 умножения, вычисляются в блоке 11 по результатам выполнения первых шести тактов, а окончательный результат перемножения вычисляется в блоке 11 после седьмого такта путем соответствующей коррекции погрешностей. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 06 G 7/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

2 жит входы 1 и 2, первый и второй коммутаторы 3 и 4, блок 5 умножения, источник 6 опорного напряжения, фильтр

7 нижних частот, аналого-цифровой преобразователь 8, блок 9 синхронизации, выход 10 устройства, решающий блок 11. Принцип работы устройства заключается в том, что перемножение сигналов осуществляется за семь тактов, причем суммарные мультипликативная и аддитивная погрешности блока 8 умножения, фильтра 7 нижних частот и преобразователя 8, а также все составляющие погрешности, вызванные аддитивными смещениями по входам блока 5 умножения, вычисляются в блоке 11 по

CJ результатам выполнения первых шести, тактов, а окончательный результат пе. ремножения вычисляется в блоке Il после седьмого такта путем соответствую- ( щей коррекции погрешностей. 1 ил.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4404859/24-24 (22) 05.04.88 (46) 07.05.90. Бюл. М 17 (71) Томский политехнический институт им. С.M.Êèðîâà и Омский политехнический институт (72) В.А.Пятибратов и Е.И.Гольдштейн (53) 681.335(088.8) (56) Авторское свидетельство СССР

Р 1309047, кл. G 06 G 7/16, 1985, Авторское свидетельство СССР

У 1048488, кл. G 06 G 7/16, 1982.

;(54) ЧЕТЫРЕХКВАДРАНТНИЙ ПЕРЕИНОЖИТЕЛЬ

ЭЛЕКТРИЧЕСКИХ СИГНАЛОВ (57) Изобретение относится .к вычис-. лительным устройствам и может быть .использовано в аналого-цифровой вычислительной технике. Целью изобретения является повышение точности работы устройства. Устройство содер„„SU„„1562935 А 1

1562935 (®y + П о ) (U 4 +U 04) + 05 (1) — выходной сигнал блока 5 умножения;

40 где

ПЙ КЗ К1 К5(Пгт 11 бг -+Uo> 004) 11051 107 1 ОВ (3)

У

Дпя третьего такта (п =З, и =2), соответственно, имеют

3 К IK К5(сг U оэ оь 04 )+U0 g+U07$+

++U0 =K К K U,- Uo +07 (4) „,„,„„„, (2) и (3), (4), У

Ф Кэ (K fK5(U т + с7 Uo<+U r о Uo Uof)+Uog)+U07 )+U о (5) Изобретение относится к вычисли,тельным устройствам и может быть ис.пользовано в аналого-цифровой вычислительной технике.

Целью изобретения является повышение точности работы устройства.

На чертеже представлен предлагаемый перемножитель.

Перемножитель состоит из входов 1 1О и 2, первого 3 и второго 4 коммутато:ров, блока 5 умножения, источника 6

,опорного напряжения, фильтра 7 ниж, них частот, аналого-цифрового преоб разователя 8, блока 9 синхронизации, 15 выхода 10 и решающего блока 11.

Принцип работы перемножителя заключается в том, что перемножение сигналов осуществляется за семь тактов, причем суммарные мультипликатив- 20 ная и аддитивная погрешности блока 5 умножения, фильтра 7 нижних и аналогоцифрового преобразователя 8 частот, а также все составляющие погрешности, вызванные аддитивными смещениями 25 по входам блока 5 умножения, вычисляются в блоке 11 по результатам выполнения первых шести тактов, а окончательный результат перемножения вычисляется в блоке 11 после седьмого так- 3Q та путем соответствующей коррекции погрешностей.

Коррекция погрешностей базируется

Йа модели статистической передаточной

Характеристики блока 5 умножения без учета нелинейных членов

Для четвертого такта (п =2, п4=2), Бо — аддитивное смещение по выходу;

U, U< — входные сигналы;

Uo,и ОФ вЂ” аддитивные смещения по вхооэ дам, в предположении, т ° е. за цикл перемножения значения всех аддитивных смещений и масштабных коэффициентов преобразования блока 5 умножения, фильтра 7 нижних частот и преобразователя 8, а также средних значений входных сигналов остаются неизменными (что имеет место на практике в подавляющем большинстве случаев).

Пусть на протяжении одного цикла перемножения фильтр 7 нижних частот имеет масштабный коэффициент К и аддитивный сдвиг U, а аналого-цифровой преобразователь 8 — соответственно К и Uo . Используя (1), записывают частные результаты перемножения для каждого такта (каждому такту соответствует определенное сочетание состояний коммутаторов). Для первого такта оба коммутатора находятся в состоянии: и = 3, п4= 3 (индексы при п соответствуют номерам блоков, присвоенных коммутаторам на чертеже; значение и соответствует номеру входа коммутатора, находящегося в состоянии соединения с выходом). Соответствующий результат перемножения: 1 К81К7 К5ПОЪ ОФ Об 07 ) оф

Кв K7 Ks Uo> Uo4 +К К7 Uog +

К Uo + Uo8 (2) Для второго такта (и =2, и =3), . используя (2), получают

1562935

Сост ави тель В. Алекперов

Редактор Н.Рогулич Техред Л.Сердюкова Корректор Н.Ревская

Заказ 1066 Тираж 557 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям.при ГКНТ СССР

)13035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 ремножителя, в него введены аналогопифровой преобразователь и решающий блок, причем выход источника опорного напряжения соединен с вторыми инфор5 мационными входами первого и второго коммутаторов„ третьи информационные входы которых подключены к шине нуленого потенциала, выход блока умножения через аналого-цифровой преобразователь подключен к входу решающего блока, второй выход блока синхронизации соединен с управляющим входом второго коммутатора, а выход решающего блока является выходом перемножителя.