Устройство для восстановления сигнала

Устройство для восстановления сигнала

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике. Цель изобретения - повышение точности - достигнуто введением второго, работающего параллельно, экстраполирующего контура 3 - 5 - 7 - 9. Его ошибка экстраполяции заводится на вход основного экстраполирующего контура 2 - 4 - 6 - 8. В результате линейно изменяющийся входной сигнал восстанавливается без погрешностей. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (II) (5l)5 С 06 С 7/30

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЬПИЯМ

ПРИ ГКНТ СССР

1 (21) 4395124/24-24 (22) 21,03.88 (46) 07.05,90,Бкл, № 17 (72) Александр Алексеевич Матвеев, Александр Александр,Матвеев и Андр. Александр, Матвеев (53) 681,3 (088.8}, (56) Весекерский В.А. Цифровые авто4 матические системы, N.: Наука,,1976, со бе

Авторское свидетельство СССР № 698012, кл. G 06 6 7/30, 1978.

2 (54) УСТРОЙСТВО ДЛЯ ВОССТАНОВЛЕШ4Я

СИГНАЛА (57) Изобретение относится к вычислительной технике. Цель изобретения— повышение точности — достигнуто введением второго, работающего параллельно, зкстраполирующего контура 3-5-79, Его ошибка экстраполяции заводится на вход основного экстраполирующего контура 2-4-6-8. В. результате линейно изменякщийся входной сигнал восстанавливается без погрешностей, 1 ил, 1562941, . 4

Формула изобретения

Устройство для восстановления сигнала, содержащее первый сумматор, 5 первый блок умножения, первый вход которого соединен с шиной задания тактовой частоты, а выход — с входом первого интегратора, первый и второй запоминакицие элементы, унравляяцие входы которых соединены с шиной тактовых импульсов,. о т л и ч аю щ е е, с я тем, что, с целью повышения точности, в него дополнительно введены второй сумматор, второй блок умножения, второй интегратор и третий запоминакиций элемент, .управляющий вход которого соединен с шиной тактовых импульсов, при этом вход устройства через первый запоминающий элемент соединен с первыми. входами первого и второго сумматоров, первый вход второго блока умножения соединен с шиной задания тактовой частоты, выходы первого и второго сумматоров соединены с вторыми входами первого и второго блока умножения соответственно, выход второго блока умножения через второй интегратор соединен с информационным входом второго запоминающего элемента, выход которого соединен с вторым входом . второго сумматора, выход первого ин+ тегратора, являющийся выходом устройства, соединен через третий запоминающий элемент с вторым входом первого. сумматора, третий вход которого сое-динен с выходом второго сумматора, Изобретение относится к вычислительной технике.

Цель изобретения — повышение точности, На чертеже приведено предлагаемое устройство, Устройство содержит первый sanoминающий элемент 1, первый 2 и вто-. .рой 3 сумматоры, первый 4 и второй 5 блоки умножения, -первый 6 и второй 7

:,интеграторы, третий 8 и второй 9 sa, поьянакицие элементы, шину 10 задания тактовой частоты и шину 11 тактовых импульсов.

Устройство работает следукицим образ ом.

На вход устройства поступает дискретный входной сигнал Х (t) ° запоминаемый в запоминающем элементе 1 в тактовые моменты времени, В эти же тактовые моменты времени элементы

8 и 9 запоминают сигналы, накопленные интеграторами 6 и 7; На интервалах между тактовыми моментами времени в контурах 2-4-6-8. и, 3-5-7-9

1 производится восстановление сигнала по линейному закону интегрированием разности последнего выходного значения Х„и послецнего восстановленного Х„,. Масштаб интегрирования задается на нине 10 в виде постоянной величины, обратной интервалу Т.

Для уменьшения ошибки сигнап с выхода сумматора 3 заводится на вход сумматора 2, Составитель Г.Осипов

Редактор Н, Рогулич Техред Л. Сердюкова

Корректор ц,Шароши

Заказ 1067

Тираж 557

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óêãoðoä, ул. Гагарина, 101