Цифровой регулятор

Цифровой регулятор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и может быть использовано в цифровых системах автоматического регулирования станков, роботов и технологических установок. Цель изобретения - повышение точности и расширение диапазона регулирования. Цифровой регулятор содержит тактовый генератор 1, первый сумматор 2, счетчик 3, до восьми, счетчик 4 до девяти, первый 5 и второй 6 регистры, блок 7 оперативной памяти ошибки регулирования, блок 8 оперативной памяти управления, первый 9 и второй 10 блоки памяти произведений, второй 11 и третий 12 сумматоры. Цель изобретения достигается за счет введения счетчиков 3, 4 и блоков 7-10. 2 ил.

091 (111

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5I)5 G 05 В 11/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

Н ASTOPCH0MV СВИДЕТЕЛЬСТВУ

1 (21) 4348712/24-24 (22) 28,12,87 (46) 15.05.90. Бюл. М 18 (71) Ленинградский электротехнический институт им, В.И,Ульянова (Ленина) (72)- В.И,Водовозов, А.К,Пожидаев (SU) и Али Хуссайн Фарис (IQ) (53) 62-50 (088.8) (56) Авторское свидетельство СССР

У !223206, кл, G 05 В 11/26, 1986. (54) ЦИФРОВОЙ РЕГУЛЯТОР (57) Изобретение относится к автоматике и может быть использовано в цифровых системах автоматического регу2 лирования станков, роботов и технологических установок. Цель изобретения— повышение точности и расширение диапазона регулирования. Цифровой регулятор содержит тактовый генератор 1, первый сумматор 2, счетчик 3 до зосььж, счетчик 4 до девяти, первый 5 и второй 6 регистры, блок 7 оперативной памяти ошибки регулирования, блок 8 оперативной памяти управления, первый 9 и второй IO блоки памяти произведений, второй 11 и третий 12 сумматоры. Цель изобретения достигается за счет введения счетчиков 3, 4 и блоков 7-10, 2 ил., I табл.

1564588

Адрес Данные в блоке 9 Данные в блоке 10

-1А о

2В

-2А о

-ЗА о

-4Ао

-5А о

-6А о

-7А а зв

4Во

5В

6Во

7В

=8Bo

-/В о

-6В о

-5B о

8А о 6Ао

5Ао

Изобретение относится к автоматике и может быть использовано в цифровых системах автоматического регулирования станков, роботов и технологических установок, Цель изобретения - повышение точности и расширение диапазона регулирования.

На фиг. 1 представлена функциональ-lp ная схема устройства; на фиг. 2 - временные диаграммы работы тактового ген ер атор а и сч ет чик ов, Цифровой регулятор (фиг. 1) содержит, тактовый генератор 1, первый сум- 15 матор 2, счетчик 3 до восьми, счетчик

4 до девяти, первый 5 и второй 6. реU(K)=Bqe(K)+3)e(K-1) +В е(К-2)+. ° ° +B7e

Х которое, в свою очередь, соответствует передаточной функции

UQz) Во+В1z+B к +. °, +Вт

e(z) 1+A,z +А2к +...+А к где U — код управления; 25

e=N -N, - код ошибки;

Z — оператор дискретного преобразования Лапласа;

В, В,..., В„A, ...,., коэффициент передаточной 1 1Э 4 "@ Э

А „функции;

К.-- номер цикла работы регулятора.

Получаемый в результате сложения код управления учитывает значения оши-35

0000001

0000011

0000101

0000111

0001001

0001011 гистры, блок 7 оперативной памяти ошибки регулирования, блок 8 оперативной памяти управления, перый 9 и второй 10 блоки памяти произведений, второй 11 и третий 12 сумматоры, Более высокая точность цифрового регулятора обеспечивается благодаря новой организации работы цифрового регулятора, Каждый K-й цикл формирования очередного кода управления U(K) здесь разбит на девять — тактов, Во время каждого такта происход т суммирование текущего значения кода с очередной парой слагаемых в соответствии с уравнеьыем.

1U(K-1)-А 1-1(К-2)-...-А7U(K 7), 1 бок и управлений за семь предшествующих цйклов работы регулятора, а отсутствие операций умножения исключает погрешности округления, Широкий диапазон регулирования устройства обеспечивается благодаря возможности перепрограммирования коэффициента уравнения, хранящегося в постоянных запоминающих устройствах, в соответствии с фактическими параметрами объекта управления, Устройство работает следующим образом, В ячейках блоков 9 и 10 памяти произведений хранится следующая информация, представленная в таблице.

1564588

Продолжение табли

0001101

000!110

0001111

0010001

0010010

-4В

О

-ЗВр

-2В о

-!В

4А р

ЗАр

2В

1А

О.1В, — 1А, -2А

2В, 11! 1111 -1B -t

lA>

В исходном состоянии в ячейках блоков 7 оперативной памяти отсутствует информация, По си гналу "Сброс" сумматора 2, счетчики 3 и 4 и первый ре- 20 гистр 5 устанавливаются в "О", Сигналом с выхода обратного переноса счетыка 4 в блок 7 по адресу 000 зано.сится код 0000 ошибки е(К), а в блок

8 и регистр б — код 0000 управления . 25 (К) . Нулевой код второго сумматора

12 подается на вход первого регистра 5, После запуска так . ого генератора

1 первый импульс с его первого выхо- 30 да устанавливает счетчики 3 и 4 в "l

Код 001 появляется на первых адресных входах блоков 9 и 10 памяти произведений, образуя старшие разряды адреса. В момент появления импульса на втором выходе генератора 1 на втором адресном входе блока 9 устанавливается код ЕЕЕЕ ошибки е(К-7), хранящийся по адресу 001 блока 7, а на втором адресном входе блока 10 — код UUUU 4О управления U (К-7), хранящийся по адресу 001 блока 8, Коды ЕЕЕЕ и UUUU . образуют младшие разряды адреса блоков 9 и 10. Если код ЕЕЕЕ=0001,. то код произведения В„е(К-7) считывает- 45 ся из блока 9 по адресу 0010001, если

ЕЕЕЕ=-0010 — то по адресу 0010010, и т,p. Аналогично определяется адрес в блоке 10. Коды произвде ый В„е(К-7) и А (К-7), хранящиеся в соответствующих блоках 9 и 10 под адресаты 001

ЕЕЕЕ и 001 UUUU складываются во втором сумматоре 11. По импульсу с третьего выхода генератора 1 полученная сумма добавляется к содержимому регистра 5 на третьем сумматоре 12 °

Во втором такте генератора 1. счетчики 3 и 4 устанавливаются в "2", При этом код ЕЕЕЕ ошибки е(К-6), хранящийся по адресу 010 блока 7, поступает в качестве нового подаг илеса в . лак

9, а код UUUU управления U(K-6) фор" мирует новый подадрес в блоке 10. Во втором сумматоре 11 ск садывается код произведения Bce(K-6) из ячейки блока 9, имеющяй адрес 010 ЕЕЕЕ, с кодом -A U(K-6) из,ячейки 010 UUUU блока 10. Полученная сумма добавляется к содержимому первого регистра 5 на сумматоре 12, B последующих пяти тактах генератора 1 повторяются аналогичные операции, в результате чего в регистре 5 накапливается код В1е(К-1)+В е(К-2)+

+... В :(К-7)-A,U(K-1) ... А U(K-7).

Восьмым импульсом генератора 1 счетчик 3 до восьми устанавливается в "О", Код ЕЕЕЕ ошибки е(К), хранящийся в блоке 7 по адресу 000, подается в блок 9, из ячейки 000 ЕЕЕЕ которого в сумматор 11 переносится код произведения Вре(К), Одновременно код

UUUU управления 1(К) с ячейки под адресом 000 блока 8 подается в блок 10 с которого в сумматор 11 переносится код произведения -А Б(К), после чего сумма добавляется в первый регистр 5.

Если принять А0=0, в регистре окажется код управляющего воздействия U(K) соответствующий (1), В девятом такте генератора 1 первый счетчик 3 установится в ™!", а второй — в "О", По сигналу с выхода обратного переноса этого счетчика обновится информация в блоках 7 и 8 под адресом 001, а также во втором регистре 6. Импульсом с второго выхода генератора 1 в этом такте в первый регистр 5 заносится код "О", а импульсом с третьего выхода генератора 1 этот код в сумматоре 12 суммируется с кодом "О" сумматора 1! .

1564588

В первом такте генератора 1 нового цикла вычислений код ЕЕЕЕ ошибки е(К-7), хранящийся в блоке 7 под адресом 010, подается на второй адресный вход блока 9, с которого. в первый сумматор поступает код произведения

В е(К-7), имеющего адрес 001 ЕЕЕЕ, Одновременно код UUUU управлеьия

U(K-7), хранящийся в блоке 8 под ад- 10 ресом 010, подается на второй адресный вход блока 10, с которого в первый сумматор поступает код произведения

-А-,1!(К-7), имеющего адрес 001 UUUU.

Результат из третьего сумматора 12 эа-f5 носится в первый регистр 5. !

Во втором такте генератора 1 этого цикла вычислений счетчик 3 устанавливается в "3", а счетчик 2 — в "2", В

20 первый сумматор поступают коды

В е(К-6) и -А U(K-6), и полученная сумма добавляется к содержимому регистра 5,, В течение последующих шести тактов генератора 1 в регистре 5 вновь накапливается код управления U(K). В последнем такте цикла первый счетчик

3 устанавливается в "2", а второй счетчик .4 — в."0", При этом обновляется информация е(К) и U(K) блоков 7. и 8 под адресом 010, а также второго регистра 6, после чего первый регистр

5 очищается

В следующем цикле вычислений коды ошибки е(K) и управления U(К) заносят35 ся в блоки 7 и 8 уже под адресами

ОТ1, затем 100 и т.д, до 111, после чего первый счетчик 3 вновь выставит код адреса 000, затем 001 и т,д.

Таким образом, повышенная точность предлагаемого устройства определяется возможностью реализовать компенсационный регулятор седьмого порядка, тогда как пРототипом Реализуется РегулятоР 45 не сложнее второго порядка, Расчет производных высокого порядка в цифровом виде исключает наличие помех, а отсутствие блоков умножения исключает погрешности в результате округления.

Кроме того, использование постоянных

50 или перепрограммируемых запоминающих устройств способствует свободной перенастойке . регулятора при смене объекI та или изменении его параметров, формул а изобретения

Цифровой ре гулятор, с одержаший т актовый генератор, два регистра, три сумматора, первый и второй информационные входы первого сумматора являются соответственно входом задания и входом обратной связи цифрового регулятора, отличающийся тем, что, с целью повышения точности и ðàñширения диапазона регулирования> введены счетчик до восьми, счетчик до девяти, блок. оперативной памяти ошибки регулирования, блок оперативной памяти управления, два блока памяти произведений, первый выход тактового генератора соединен с входами прямого счета счетчика до восьми и счетчика до девяти, подключенных входами сброса к входу сброса первого сумматора, вход считывания которого соединен с входами считывания первого регистра, блоков оперативной памяти и вторым входом тактового генератора, подключенного третьим выходом к входу считывания третьего сумматора, выход обратного переноса счетчика до девяти соединен с входом сброса первого регистра и входами записи второго регистра и блоков оперативной памяти, выход первого сумматора подключен к информационному входу блока оперативной памяти ошибки .регулирования, соединенного адресным входом с выходом счетчика до восьми и адресным входом блока оперативной памяти управления, выходы счетчика до девяти подключен к первым адресным входам первого и второго блоков памяти произведений, соединенных вторыми адресными входами с выходами соответственно блока оперативной памяти ошибки регулирования и блока оперативной памяти управления, а выходами — соответственно с первым и вторым информационными входами второго сумматора, выход которого подключен к первому информационному входу третьего сумматора, соединенного вторым информационным входом с информационными входами блока оперативной памяти управления, второго регистра .и выходом первого регистра, а выходом — с информационным входом первого регистра, выход второго регистра является выходом цифрового регулятора.! 564588

Фиа 2

Редактор E.Êoï÷à

Заказ 1159

Тираж 664

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r Ужгород, ул. Гагарина, 101

&ю Ь хИ

1 Х

1 Х

1;Ш

Составитель В.Башкиров

Те хр ед М. Хода нич КорректоРЭ,Лончакова