Цифровой фильтр

Цифровой фильтр

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике и позволяет повысить качество фильтрации. Цифровой фильтр содержит блок 1 оперативной памяти, накапливающие сумматоры 2, 5 и 6, коммутатор 3, умножитель 4, блок 7 синхронизации, сумматоры 8 и 15, счетчик 9 выборки, счетчик 10, блоки 11 и 12 постоянной памяти, счетчик 13 каналов, блок 14 элементов И, блок 16 памяти адресов и блок 17 управляемых инверторов. Преобразование групповых сигналов частотно-уплотненных каналов происходит следующим образом. Из входного группового сигнала частотно-уплотненных каналов с входной частотой дискретизации, связанной с граничной частотой сигналов по каналам, формируются квадратурные демодулированные составляющие. Затем производится фильтрация и вместе с тем понижается частота дискретизации. Далее осуществляется восстановление исходного сигнала для каждого канала. Цель достигается за счет обеспечения разделения группового сигнала частотно-уплотненных каналов, что позволяет выделить из него информацию по каждому из каналов. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (11) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4374884/24-09 (22) 01 .02.88 (46) 23.05.90. Бюл. 11 - 1 9 (71) Специальное конструкторскотехнологическое бюро с опытным производством при Белорусском государственном университете им.В.И.Ленина (72) А,Н. Карташевич, В.М. Приходько и А.А. Фомин (53) 681. 32 (088. 8) (56) Авторское свидетельство СССР

N 1 401480, кл. С 06 F 15/353, 1986. (54) ЦИФРОВОЙ ФИЛЬТР (57) Изобретение относится к радиотехнике и позволяет повысить качество фильтрации. Цифровой фильтр содержит блок 1 оперативной памяти, накапливающие сумматоры 2, 5 и 6, коммутатор 3, умножитель 4, блок 7 синхронизации, сумматоры 8 и 15, счетчик 9 выборки, счетчик 10, блоки 11 (5g)g Н 03 Н 17/04, С 06 F 15/353

2 и 12 постоянной памяти, счетчик 13 каналов, блок 14 элементов И, блок

I6 памяти адресов и блок 17 управляемых инверторов. преобразование групповых сигналов частотно-уплотненных каналов происходит следукщим образом. Из входного группового сигнала частотно-уплотненных каналов с входной частотой дискретизации, связанной с граничной частотой сигналов по каналам, формируются квадратурные демодулированные составляющие. 3aтем производится фильтрация и вместе с тем понижается частота дискретизации.

Далее осуществляется восстановление исходного сигнала для каждого канала.

Цель достигается за счет обеспечения разделения группового сигнала частотно-уплотненных каналов, что позволяет выделить из него информацию по каждому из каналов. 2 ил.

1566469

1!зобретение относится к радиотехнике и вычислительноР технике и мо ет быть использовано в устройствах многоканальной связи с цифровой обработкоР сигналов.

Цель изобретения — повышение качества Фильтрации за счет разделения групповых сигналов частотно-уплотненных каналов. !О

На Фиг. 1 приведена электрическая структурная схема цифрового фильтра; на Фиг . 2 — электрическая струк турная схема блока синхронизации.

Цифровой фильтр содержит блок 1 оперативной памяти, второй накапливающий сумматор 2, коммутатор 3, умножитель 4, третий 5 и первый 6 накапливающие сумма торы, блок 7 с инхронизации, сумматор 8, счетчик 9 выбор- 20 ки, счетчик 10, блок 11 постоянной памяти, дополнительный блок 12 постоянноР памяти, счетчик 13 каналов, f блок 14 элементов И, дополнительный сумматор 5, блок 1 6 памяти адресов и блок 17 управляемых инверторов.

Блок 7 синхронизации содержит hepвый 18, второй 19 триггеры, первый элемент ИЛИ 20, генератор 21 синхроимпульсов, первый одноразрядный счет- 30 чик 22, первый коммутатор 23, третий триггер 24, первый элемент И 25, первый Формирователь 26, второй одноразрядный счетчик 27, второй Формиров тель 28, второй коммутатор 29, тре" тий формирователь 30, второй элемент

И 31, пятыР формирователь 32, второй элемент ИЛИ 33, четвертый Формирова— тель 34.

Блок 1 оперативной памяти содержит

2NQ ячеек, где Q — число каналов,N— длина Филь тра. На второй адресный вход блока ) оперативной памяти поступают старшие разряды адреса с вы45 хода счетчика 13, размерность которого равна 1одД, на первый адресный вход блока I поступают младшие разряды адреса с выхода блока 17, который представляет собой log N элег 50 ментов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первые входы элементов соединены между собой и являютс я управляющим входом, блок 4 представляет собой группу из

log

М разрядов,,первыР вход является входом старших разрядов группы из М разрядов, остальные разряды группы из М разрядов соединены с источником уровня логического нуля.

Преобразование групповых сигналов частотно-уплотненных каналов происходит следующим образом. из входного группового сигнала частотно-уплотнеиных каналов с входной частотой дискретизации FA „, связанной с граничной частотой сигналов по каналам Г форF, М L мулой «„2 причем F> ры

Fë их

Формируются квадратурные демодулированные составляющие в соответствии с выражением

Y (i) = Y(i) sin(4«(2j+I)/L М), у (i) = Ъ (1) соя(4ю (2j+I ) /! -Ng

О,..., Q 1; i = 1,..., L, где Y(i) — текущая выборка сигнала.

Затем производится фильтрация и вместе с тем понижается частота дискретизации до Г „ в соответствии с формулой и-i Y (L 1 k) э

".!"" )= "(! ) Yc(L 1 К) где 1. — iogzL, (k) — коэффициент импульсной характеристики фильтра, Затем в соответствии с выражением

Х (1) = Х (1) 91П (4 1/М) — Х (1) cos(4 «1/М) с!

15664

20 производится восстановление исходного сигнала для каждого канала. На вход цифрового фильтра поступает групповой сигнал частотно-уплотненных каналов, где содер» ится информация по каналам, 5 каждый из которых находится на своей несущей частоте.

Цифровой фильтр работает следующим образом. 1О

В исходном состоянии счетчики 9, 10,13, блок 16 и дополнительный сумматор 1 5 обнулены. На вход устройства Xl поступает групповой сигнал частотно-уплотненных каналов, который сопровождается импульсами сопровождения на управляющем входе устройства

К2. Импульс сопровождения на управляющем входе Х 2 переводит в следукп,ее состояние счетчик 9 и поступает на второй вход Х4 блока 7, который начинает вырабатывать управляющие импульсы первого этапа отработки. На управляющий вход коммутатора 3 с пятого выхода У7 блока 7 поступает уп- 25 равляющий код, в результате чего вход устройства Xl подклк1чается к второму входу умножителя 4, первый вход которого подключен к выходу блока 12, в котором хранятся значения тригономет- 30 рических множителей модулирукщей

Функции. Результат умножения значения входной выборки на значение первой тригонометрической составлякщей по импульсам, поступ ак щим с восьмого

35 выхода 710 блока 7, заносится в первую половину блока 1 по адресу, сформированному на втором адресном входе счетчиком 1 3 и первом адресном входе сумматором 8 (лдрес на выходе сумма- 40 тора 8 равен адресу нл первом выходе счетчика 9) . Затем импульс с седьмого выхода У6 блока 7 поступает на управляющий вход блока 12, в результате чего из указанного блока считывается 45 значение второй тригонометрической составляющей, которое поступает на первый вход умножителя 4, с выхода которого произведение входной выборки на вторую тригонометрическую составляющую модулирующей функции заносится во вторую половину блока 1 по импульсам, поступающим с восьмого выхода

Yl0 блока 7. Импульсы с шестого выхода У8 блока 7 поступают на управляющие входы дополнительного сумматора

15, блока 16 и первый (инверсный вход) блока 14, открывая его. С первого выхода счетчика 13 код номера

69 6 обрлбатывлемого канала через второй вход блока 14 поступает нл третий вход дополнительного сумматорл 15, суммируется с содержанием блокл 1 6 и заносится в блок 16 по тому же адресу (соответствует адресу считываемого иэ блока 12 значению тригонометрического коэффициента модулирукппей функции, который используется для формирования квадратурных составляк— щих по данному каналу).

Затем тактовый импульс с четвертого выхода У9 блока 7 переводит в сле— дующее состояние счетчик 13 и обработка выборки по следукщему каналу происходит аналогично.

После записи в блок 1 по т! клнлллм импульс с второго вьтходл сч етчтткл 1 3 поступает на третий вход У6 блокл 7 и переводит устройство в ре;им о»:идлния до прихода следукптего т:ттттульсл сопровождения на упрлвлятттт ит» вход Х2 устройства . По следуюпте т- у ими улт. су сопровождения на этом входе укл тлнная процедура повторяется для слелуктщей выборки по всем каналам. После обработки 1от; 1. выборок нл втором выходе счетчтп<л 9 формируется импульс, который поступает нл четвертый вход Х5 блока 7 и переводит его в режтпт формирования упрлвляюших сигналов второго этапа обработки. Счетчики 13 и 9 сбрьтсттватт тся по заднему фронту своего старшего рлзрядл.

На втором этапе обработки с треть—

его выхода У5 блока 7 на вход счетчика 1 0 поступают тактовые импульсы, с выхода которого Формируемые коды поступают на первый вход суммлторл 8 и адресный вход блока 11 . Те же тактовые импульсы с первого выхода У3 блока 7 поступают нл управляющий вход второго накапливающего сумматора 2.

Из первой половины блока 1 по адресу, сформированному нл выходе суьммлторл

8, считывается значение первого операнда и заносится во второй накапливающий сумматор 2, затем на управляющий вход блока 1 7 приходит импульс с третьего выхода счетчика 10, в результате чего значение следук1щего операнда считывается из блока 1 по преобразованному блоком 17 коду (это связано с тем, что импульсная характеристика Фильтра ситметричттл), и снова заносится во второй нлклпливл— ющий сумматор 2. Нл управляюптий вход коммутатора 3 поступает код с пятого!

566469 выхода У7 блокл 7, в результате чего к выходу коммутлторл 3 подключается его третий вход. Значение суммы с выхода второго накапливающего суммлторл 2 поступает на второй вход умножителя 4, нл первый вход которого поступает знлчеH.,;. коэффициента импульсной характеристики фильтра с выхода блока 11. Произведение с вы- lð хода умно>кителя 4 злносится в первый накапливающий сумматор 6 по импульсу, поступающему на его управляющий вход с второго выхода У4 блока 7.

Этот же импульс обнуляет второР накапливающий сумматор 2, импуль с с третьего выхода У5 блока 7 переводит счетчик 10 в следующее состояние и обработка следующеР пачки выборок по первому каналу происходит аналогично. 20

После обработки log N выборок первой половины блок l своим старшим разрядом обнуливает счетчик 10, на выходе первого накапливающего сумма— тора 6 и выходе устройства Yl (выход Yl служит для контроля правильности функционирования устройства) формируется значение первоР квадратурной составляющей первой преобразованной точки по первому каналу. Затем 30 на пятом выходе У7 блока 7 формируется управляющий код для коммутатора

3, в результате чего к его выходу подключается его второй вход. Имп;льс на седьмом выходе Уб блока 7 пере. ключает блок постоянной памяти, в результате чего к первому входу умножителя 4 подключается выход блока 12.

С выхода первого накапливающего сумматора 6 значение преобразовачноР 4р первой квадратурной составляющей через второй вход коммутатора 3 поступает на второй вход умножителя 4, на первый вход которого поступает значение тригонометрического коэффициен- 45 та модулирукщеР функции, считываемое из блока 12 по адресу, сформированному на выходе дополнительного сумматора 15 путем сложения кода канала и кода ячейки, записанной в блок 6 по текущему адресу в первом такте преобразования. Затем с выхода умножителя 4 по импульсу на пятом выходе У7 блока 7 произведение заносится в третий нлклпливаюший сумма55 тор 5, имг:уль сом нл втс ром выходе

У4 блока 7 обнуляется первьп накапливающий с уммл тор 6 . Импульс на восьмом выходе Yl 0 б и кл 7 переклю-— чает половины блока 1 (выбирается вторая половина) . Тактовый импульс с третьего выхода У5 блока 7 приходит на вход счетчика 10 и переводит его в следующее состояние, из второР половины блока 1 считывается значение второй квадратурной составляющей первоР выборки по первому каналу, и указанная процедура обработки повторяется для второй квадратурной составляющей. После обработки и записи в третий накапливающий сумматор 5 преобразованной второй квадратурной составляющей на дополнительном выходе устройства У2 формируется значение первой преобразованноР точки по первому каналу. Затем импульсом с четвертого выхода У9 блока 7 счетчик 13 переводится в следующее состояние, импульсом на пятом выходе У7 обнуляется третий накапливающий сумматор 5 и далее происходит обработка следующего канала указанным образом.

Бпок 7 синхронизации работает следующим образом .

Импульс сопровождения с второго входа Х4 блока 7 устанавливает триггер 18. Уровень логической единицы с выхода триггера 1 8 через элемент ИЛИ

20 поступает нл вход генератора 21 синхроимпульсов и разрешает его работу. С выхода триггера !8 уровень логической единицы поступает на первый вход элемента И 31, на второР вход этого элемента поступают тактовые импульсы с выхода генератора 21 синхроимпульсов. Г выхода элемента

И 31 на восьмой выход У10 блока 7 поступают управлявшие сигналы записи— чтения для блока 1.

Тактовые импульсы с выхода генератора 21 синхроимт ульсов поступают нл вход элемента И 25 и вход сброса третьего триггера 24, с выхода триггера 24 уровень логического нуля поступает через пятыР У7 выход блока

7 синхронизации на управляюший вход коммутатора 3. Уровень логического нуля с выхода триггера 1 9 поступает на управляющие зходы коммутаторов 23 и 29, подключая к выходам коммутаторов первые входы, и на второй вход элемента И 25, блокируя на первом этапе прохождение тактовых импульсов с первого входа этого элемента на третий У5 и первый V3 выходы блока 7.

Этот >Få урове>н, поступая нл седьмой

У6 выход блокл 7, выбирает блок 11 и

1566469!

0 поступает через пятый У7 выход блока

7 на управляющий вход коммута тора 3 (при комбинации 00 к выходу коммута— тора 3 подклкчен первый вход, 10

5 третий вход, 01 — второй вход) . С выхода генератора 21 синхроимпульсов тактовые импульсы поступак т на вход одноразрядного счетчика 22, с выхода которого импульсы поступают на первые !0 входы коммутаторов 23 и 29 и вход формирователя 30. На его выходе Формируются короткие импульсы, которые поступают на первый У3 выход блока 7 и являются импульсами обнуления второго !5 накапливающего сумматора 2, и, поступая на второй выход блока 7 синхронизации, являютс я импуль сами записи в первый накапливающий сумматор 6.

С выхода первого коммутатора 23 тактовые импульсы через седьмой выход блока 7 поступают на вход счетчика 13, а через четвертый выход — на управляющий вход дополнительного блока 12, где управляк т считыванием 25 первой или второй квадратурной компоненты модулирующей Функции. С выхода второго коммутатора 29 тактовые импульсы через восьмой выход блока 7 синхронизации поступает на вход управ-30 ления блока 1, где управляют выбором первой или второй половины блока 1.

Эти же импульсы формиру т на выходе формирователя 34 короткие импульсы, которые поступают на шестой выход блока 7 и управляют записью в блок

16. После считывания выборки по всем каналам импульс на третьем входе блока 7 сбрасывает триггер 1 8. Уровень логического нуля с выхода триг- 4р гера 18 через элемент ИЛИ 20 поступает на вход генератора 21 синхроимпульсов и блокирует его. С приходом следующего импульса сопровождения на второР Х4 вход блок 7 работает 45 указанным образом.

На втором этапе обработки импульс на четвертом входе блока 7 Формирует на выходе формирователя 26 короткий импульс, который устанавливает триггер 1 9, на выходе элемента ИЛИ 33 (второй У4 выход блока 7) формирует импульс обнуления первого накапливающего сумматора 6. Уровень логической единицы с выхода триггера 1 9 поступает на управляющие входы коммутаторов 23 и 29, первый вход элемента И 25 и второй вход элемента

ИЛИ 20. На выходе элемента ИЛИ 20 формируется сигнал, K(торыР пос тупает на вход генератора 21 синхроимпульсов и разрешает ег< работу, с выхода генератора 21 тактовые импульсы поступают на второЙ вход элемента

И 25. Уровень логической единицы в инверсном выходе триггера 24 также поступает на третий вход элемента И

25, на выходе которого формируктся тактовые импульсы, которые через первый У3 и третий У5 выходы блока 7 синхронизации поступают на входы счетчика 1 0 и второго накапливающего сумматора 2. Уровень логической единицы с выхода триггера 19 поступ 1QT на седьмой выход У6 блока 7. Этот же сигнал поступает через пятьп вых д У7 блока 7 на управляюп иР вход коммута— тора 3 ..

После Формирования N импульсов на третьем выходе У5 блока 7 импуль с на первом входе УЗ блока 7 устанавливает триггер 24. Уровень логической единицы с выхода триггера 24 поступает на вход одноразрядного счетчика

27, через пятый выход У7 блока 7 на управляющий вход коммутатора 3, через шестой выход блока 7 — на управляющий вход блока 16. С помощью формирователя 32 Формируется на выходе элемента ИЛИ 33 и втором выходе блока 7 импульс обнуления первот о накапливающего сумматора 6. С выхода одноразрядного счетчика 27 сигналы поступают на вторые входы коммутаторов 23 и 29. На выходе первого коммутатора 23 через четвертыР выход У9 блока 7 формируется тактовый импульс для счетчика 13 и через седьмой выход 76 блока 7 поступает на вход блока 11 . На выходе второго коммутатора

29 через восьмой выход У10 блока 7 формируется управляющий сигнал для блока 7, а также для блока и через формирователь 34 на шестом выходе У8 блока 7 формируется импульс записи в блок !6. На пятый выход У7 блока.

7 поступают с выхода одноразрядного счетчика 27 сигналы управления для третьего накапливаюшего сумматора 5 и по заднему Фронту этих сигналов на выходе формирователя 28 Формирук тся короткие импульсы, обнуляющие третиг накапливающий сумматор 5.

ПредлагаемыЙ Фильтр позволяет разделить групповой сигнал частотноуплотненных каналов и выделить из него информацию во каждому из каналов.

l566469

l2 формула и э о б р е т е н и я

Цифровой фильтр, содержащий последовательно соединенные умножитель и

5 первый накапливающий сумматор, выход которого является выходом циФрового

Фильтра, последог тельно соединенные блок оперативной памяти и второй накапливающий сумматор, последовательно 0 соединенные счетчик, сумматор и блок управляемых инверторов, выход которого соединен с первым адресным входом блока оперативной памяти, счетчик выборки, первый выход которого соединен 15 с вторым входом сумматора, счетчик каналов, первый выход которого соединен с вторым адресньщ входом блока оперативной памяти, блок постоянной памяти, выход которого соединен с пер.20 вым входом умножителя, а адресный вход блока постоянной памяти соединен с первым выходом счетчика, и блок синхронизации, первый вход которого соединен с вторым выходом счетчика, третий выход которого подключен к второму входу блока управляемых инверторов, второй вход блока синхронизации является управляющим входом цифрового фильтра и соединен с входом З0 счетчика выборки, а третий вход блока синхронизации соединен с вторым выходом счетчика каналов, причем первый, второй, третий и четвертый выходы блока синхронизации соединены с управляющими входами второго и первого накапливающих сумматоров и входами счетчика и счетчика каналов со— ответственно, отличающийся тем, что, с целью повышения качества 40 фильтрации за счет разделения групповых сигналов частотно-уплотненных каналов, введены коммутатор, первый вход которого является входом цифрового фкпьтра, второй и третий входы соединены с выходами первого и второго накапливающих сумматоров соответственно, а выход коммутатора подключен к второму входу умножителя, третий накапливающий сумматор, вход которого соединен с входом блока оперативной памяти и выходом умножителя, а выход третьего накапливающего сумматора является дополнительным выходом цифрового фильтра, и последовательно соединенные блок элементов И, блок памяти адресов, дополнительный сумматор и дополнительный блок постоянной памяти, выход которого соединен с первым входом умножителя, причем управляющие входы третьего накапливающего сумматора и коммутатора соединены с пятым выходом блока синхронизации, шестой выход которого соединен с управляющис ми входами блока гамяти адресов и дополнительного сумматора, вторым входом дополнительного сумматора и первым входом блока элементов И, второй вход которого соединен с первым выходом счетчика каналов, второй выход счетчика выборки соединен с четвертым входом блока синхронизации, седьмой и восьмой выходы которого соединены с управляющими входами блоков постоянной памяти и блока оперативной памяти соответственно, а выход блока элементов И соединен с третьим входом дополнительного сумматора.

1566469

У!О

Составитель С . Музычук

Техред М.Ходанич Корректор И. Ó«

Редактор И. Шулла

Заказ 1228 Тираж 659 Подписное

ВНИИПИ Государственного комитета о изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 10!