Патент ссср 156769

Патент ссср 156769

Иллюстрации

Показать все

Реферат

 

№ 156769

Класс G 06f; 42m, 14„

СССР

ОЛИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

17OCIl2llCHOSl BP JL22GQ JV2 174

М. В. Чхеидзе, В, В. Чавчанидзе, Г. А. Мачавариани, Ю. С. Манукян и А. Ф. Хведелидзе

СУММАТОР

Заявлено 31 октября !962 г. за ¹ 800935/26-24 в Комитет по делам изобрегений и открытий при Совете Министров СССР

Опубликовано в «Бюллетене изобретений и товарнык знаков» ¹ 16 за 1963 г.

Известны сумматоры для сложения и вычитания чисел непосредственно в коде Грея, содержащие регистры исходных ч11сел и регистр результата.

Предложенный сумматор аналогичного назначения отличается AT известных тем, что для умечьшения количества оборудования регистры исходных чисел соединены через схемы И. 7И со счетным входом регистра результата и через схемы развертки с триггерами четности, выходы которых подключены к логической схеме коррекции результата и к логической схеме коррекции четности младшего разряда при вы:1итании, содержащей устройство для сравнения чисел по модулю, подключенное к схемам «ИЛИ» занесения единиц в триггере четности.

На чертеже приведена принципиальная схема предложенного сумгматора.

Сумматор выполнен на четыре разряда (в принципе число разрядов может быть любым) и состоит из собственно сумматора I, блока

П определения четности и коррекции результата и блока III коррекции четности при вычитании.

В сумматор I входят: регистр исходного числа А (регистр Л), сАдержащий триггеры Т, —: T регистр исходного числа В (регистр B), содержащий триггеры Т", —: Т",, и регистр S — регистр результа га, содержащий триггеры Т, —: Т..

На выходе триггеров регистров А и В включены вентили поразрядной выборки И, —. И, и И", —: И"<, образующие вместе с ячейками задержки 3, —:34, схему развертки или «просмотра» чисел от старших разрядов к младшим или от младших разрядов к старшим в зависи№ 156769 мости от того, к входу 1 (Вх. 1) или к входу 2 (Вх. 2) прикладывается сигнал «просмотр».

Счетные входы триггеров регистра результата подключены через ячейки ИЛИ, —: ИЛИ4 к выходам вентилей поразрядной выборки одноименных разрядов слагаемых. Введение в схему ячеек 3 > —. 3, времен. ных задержек (с временем задежки 1а а,р,„. - 1„,, Л триггера) позволяет вводить в триггер результата считываемые значения с соответствующих триггеров слагаемых поочередно, обеспечивая тем самым запись результата по модулю «два». Вентили И вЂ”. И„. являются вентилями коррекции результата. Управление коррекцией результата ocvществляется из блока 11, а в качестве сигнала коррекции используется импульс «просмотра» от каждого предыдущего разряда. Задержки ячеек 3"< —, 3";, необходимы для совмещения во времени действия сигналов на обоих входах вентилей И, †: И;,.

В блок 11 входят триггеры Тб и Т, фиксирующие четность просматриваемых разрядов чисел А и B соответственно, и триггер T„, корректирующий результат, записанный в сумматоре I. На счетные входы триггеров Т6 и Т-, приходят сигналы от сборок, объединяющих выходы вентилей поразрядной выборки в сумматоре. Единице, записанной в Т, или Т,, соответстгует признак «нечет», нулю соответствует признак

«чет». Левые плечи триггеров Т, и Т, подключены ко входам ячейки

И-„выход которой соединен ". правым входом триггера Т,, Ячейка И, обеспечивает появление сигнала на своем выходе только в случае сочетания признаков «нечет-нечет» в просматриваемых в данный момент времени разрядах чисел А и B.

Триггер Т, переводится из состояния «ноль» в состояние «единица» сигналом от первого встретившегося при просмотре справа налево сочетания «нечет-нечет», а в нулевое состояние его возвращает сигнал от ближайшего слева сочетания «чет-чет». Таким образом, триггер Т хранит единицу переноса, возникшую при сочетании «нечет-нечет».

Возвращение триггера Т8 в нулевое состояние осушествляется через ячейку Иб (И с запретом), задержку 3, и ячейку ИЛИ8. Второй вход ячейки ИЛИ сое„ Вх 2 линии развертки, что позволяет усганавливать Т8 в нулевое положение к началу процесса образования и коррекции результата.

Выход левой половины Т, и ячейки И через сборку ИЛИ управляют вторыми входами вентилей коррекции результата. Включение между Т, и ИЛИ, дифференцирующей цепочки Д позволяет осуществить работу вентилей И> —. И.- в импульсном режиме. Задержка 36 необходима для удержания триггера Т8 в состоянии «единица» в течение времени действия сигнала «чет-чет» на вентилях И вЂ”. И:.

В блок 111 входят ячейки И8 и И9 (И с запретом). Вместе с триггерами Т, и Т, они образуют схему сравнения просматриваемых чисел.

В случае (А) ) (B) сигнал появляется на выходе И, в случае (B) ) (А) сигнал выдает ячейка И, Элементы ИЛИ,, 3-„ИЛИ и Tso образуют цепь блокировки схемы сравнения и прекращают процесс сравнения при возникновении первого же сочетания 10 или 01 в просматриваемых слева направо числах, .не прекращая при этом самого процесса «просмотра» в блоке сумматора. Задержка 3> согласует работу триггеров Т9 и Т о — время задержки выбирается больше, чем длительность положительной части продифференцированного перепада в анодах триггера Т,— это позволяет не BHOcHTb коррективы в четность младших разрядов вплоть до окончания просмотра. Го 166Т69

Второй вход ячейки ИЛИ„соединен с Вх. 2 линии просмотра чисел и входом ячейки И„, что позволяет при вычитании, в случае равенства слагаемых, осушествлять переброс триггера Т, и T„и изменить значение четности младшего разряда одного из чисел. Дифференцирующие цепочки Д, Дз сохраняют импульсный режим для процесса просмотра и коррекции четности младшего разряда. Ячейки И» и Й препятствуют внесению корректив в триггерь; Т, и Т-, до окончания процесса определения чстностп младшего разряда. На вход Вх. 8 подается высокий по1енцпал в случае «приведенной» операции вычитания.

Работу всего устройства удобно проследить на следуюших примерах:

1. Сложение

Пример 1.

1 + )

Л = 1011 = 13

+ +

В = 1101 = 9

М = 11 111

D = 11 101 = 22

Операция сложения начинаегся с подачи командного сигнала «просмотр» на Вх. 1. Результатом просмотра является установление четности младших разрядов чисел и установка на поль триггеров резульчата. В данном примере в результате просмотра в триггера.; T„» T-, оказываются записанными единицы, т. е. младшие разряды имеют сочетание «нечет-нечет». В резульгате просмотра возникает потенциал на выходе И;, который переводит триггер Т; в состояние «единица».

Сразу же за этим, с приходом импульса обратного просмотра на Вх. 2, начинается процесс образования и коррекции результата. Прн этом действие импульса просмотра, прошедшего через ячейку ИЛИ;, нейтрализуется действием высокого потенциала на выходе И-„который удерживает Т8 в состоянии «единица». Пройдя задержку 3"ь импульс просмотра прикладывается ко входу И,, на втором входе которого одновременно появляется высокий потенциал с трипера Т;. В результате в Т1 записывается «единица». Этим самым в Т, вводится предварительно сигнал коррекции. Время задержки в 3", выбирается равным времени образования высокого потенциала на управляющем входе 3"ь начиная с момента прихода на триггеры Т, и T-, сигналов, устанавливающих четность данного разряда.

Одновременно импульс просмотра проходит задержку 3ь величина которой больше, чем у 3", на величину разрешающего времени триггера, и считывает сигналы с триггеров T 1 и Т",. Считанные сигналы подготавливают значение четности для второго разряда, переводя триггеры Т, и Т-, в состояние «ноль», что соответствует признаку «чет-чет».

Одновременно сигнал с гыxoда И"д воздействует на счетный вxoä Т., и возвращает его в нулевое состоячие. Сигнал же с выхода И" 1 дэ ячейки ИЛИ1 задерживается задержкой 3 1 на время, достаточное для установки в триггере значения от предыдущего сигнала. Таким образом, он приходит на счетный вход Т1 тогда, когда там уже записан ноль и снова переводит Т, в состояние «единица». Эго эквивалентно суммированию по модулю «два» без переносов. К этому времени сиг¹ 15б769 нал с линии просмотра успевает пройти задержку 3" и поступает па вход И, Одновременно происходит следуюшее: запись «чет-чет» в и Т-, открывает ячейку Иг, HB запрешаюшем входе которой и)!С)с>1 высокий потенциал от Т;, а выходной сигнал, пройдя ячейку И.7И-„ приходит на второй вход И>. Это позволяет записать в Т. «единицу», К этому времени сигнал просмотра пройдет задержку 3> и считает Т и Т". . Поскольку в Т . записала «е иница», то считанный с него сигнал поставит T записан ноль,— это значит, гго с него импульс не будет с гитан и T-, сохранит имевшееся в нем значение «чет». «Нечет-чет» — значение четностей д !я третьего разряда. После того, как в Т 3(!Писалась «единица» коррекции 1 пеp cHoc2 ), !IB с Стпыи Вход Т> Г!риде <" To. 1ько Iãiìï, "I bc, счита ни ыи с Т <ь который установит на Т. окончательный результат — ноль. Следует огметить, что сигнал при наличии сочетания «чет-чет» во втором разряде, flp .)éäÿ И<ь задерживается в 3, на время, необходимое для

Г!ереключения Т, прикладывается через И:7И«к левому входу Т,, вззврашая его в ноль.

В третьем разряде ячейка И» оказывается запертой и результат

В TpHI"ÃÐ1)C Т< 3с!11Ин!(! Ся ОТ СИГНЯ:!Ов, C I liTB III!bIX C ТрИГГерОВ Т .; И

Т ». Поскольку в T — «!юль», cHèгывяния с негO .! е произойдет. В

Т» — <>, СИГпсlЛ, C И Гсl ННЬ! и С НЕГО, Дсl СТ В Т» <<СДИНИЦУ>> В ВИДЕ

О к 0 и я т (:. л ь и О Г 0 p (. 3 ул ь т я т я . П 0 т О и >к с и p ki ! < 1! е В т р и г г е р е Т„с о, р анится зна !C!!!ic «!Ie

<:чет» В триптерс 7-, па запись «!!Счет». Пол<с!Нвшееся со !етание в Т,„

7 -, «нечет-нс !ет»:характеризует !егHocTI, 4-гo разряда. Это с()чстан!!е открывает вентиль И-, и устанавливает Т, с! Ова п<а «единиц)». Поло)кительный пер сп сl>д llklп pal>I(cIIHSI c;IcВО! 0 llë Icl Т<< диффер ен ци руется ячейкой Д! и прикладывается ко входу И< Одновремс!110 с сигналом от задержки 3", устанавливая в Т4 коррекции. «Единицы», с !Итгнные с

T > и Т"4 сигналом просмотра, поочередно !!ерсводят Т< сначала в нулеВ О P. !Пi О OЛ О ж Е Н И Е, Я 3 T Е i! С I 0 В Я 11 с! << Е Д И П И I l < >>, l(0 Т О Р Я и Я В Л Я Е т С Я 0 К О Н:! Ятельным результатом в данном разряде.

Вместе с тем, «единицы», с ilil àííûå с Т, и T" устанавливают В риггерах четности сочетание «чет- !ет» для старшего разряда, так называемого разряда переноса. Нали !ис «единицы» и сочетание «чет-чет» открывают схему И<;, которая через И.7И-, воздейству т на И.- одновременно с СГ!и!Ялом просмотра. В Т-,, записывается «единица». Таки

2. Вычита»!<с

Пример 2:

Л = 1011 =- 13 !

В = 1111 = 10

М = 11

D == 0010 = 3

ОГ1Е1) сlЦИЯ ВЫ ИТЯ II И Я Тсl К же, КЯК 1! ОП(. Pс< ЦИSI СЛ ОЖCI! ИЯ, НЯ 1 ИНЯЕ I СЯ

С Подсl i> Па В. . 7. РЕЗу.пЬТяТОМ IlpO смотра является уcTBIIoI)ëå!IHå четности .м Iядших разрядов чисел, сравнение чисел по модул10 и установка на ноль триггеров регистра результата.

В рассматриваемом примере просмотр чисел дает значение четности младших разрядов «нечет-чет». Одновременно в процессе просмотра определяется модуль сравниваемых чисел. В момент считывания с триггеров Т,, и Т;; на триггерах Т и Т-, фиксируется сочетание

«нечет-чет», а на выходе ячейки И., появляется сигнал, свидетельствующий о том, что (А) ) (В). Этот сигнал через сборку И,7И9 н Н,7И, и задержку 3-, опрокидывает триггер Т,„, прерывая, тем самым, дальнейшее образование промежуточных результатов сравнения на И, и

Ид. Время задержки 3-, выбирается больше дчительно тн и гложнтельной части сигнала, полученного в 1,езультате д фференцнрования напряжения в анодах Т,. Это обстоятельство делает невозможным коррекцию четности младшего разряда до окончания просмотра чисел

А и В. Сигнал обратного просмотра на Вт. 2, означающий на- ало процесса записи результата, одновременно через ячейку И опрокидывает Т,. Поскольку при этом на потенциальных входах И„, И уже был потенциал с Тн, продифференцированный перепад напряжения с левого плеча Т, пройдет ячейку И» и еще раз опрокинет триггер Т,, изменив в нем значение четности на «чет».

Дальше следует запись результата аналогично тому, как это было при сложении.

К моменту прихода сигнала от задержки 3", íà И> на втором входе И> сигнала нет. Следовательно, в Т сохранится ноль. Затем на счетный вход Т, задержанные относительно друг друга на время

/ д, придут сигналы от ячеек И, и И", и после двух перебросов Т, снова установится на ноль. Одновременно сиг.:алы с И и Л"д изменят сочетание для второго разряда на «нечет-нечет».

При эточ .на выходе И-, возникает сигнал, который запишет в Т

«единицу». Продифференцированный импульс, возникший в результате этого переброса, придет на И одновремен,о с сигналом от 3". н запишег в триггере Т., «единицу», Вслед за этим на счетный вход T. придут два задержанных относительно друг друга сигнала, соответствующие «единице», считанные с триггеров T и Т".. Окончательная запись в тргпгере Т в результате этого окажется «единицей».

К тому времени эти же считанные с данного разряда «еднннцы» изменят для 3-го разряда значение четности в триггерах Т6 и Т-, на

«чет-чет».

Для такого значения четности к нижнему входу Л,; прилож)пся сигнал от оказавшейся открытой ячейки И<;. Одновременно на И,, воздействует задержанный ячейкой 3"; сигнал просмотра, что н приводит к предварительной записи в триггере Т„ «единицы». Но в данном разряде содержится сочетание 01, следовательно с триггеров данного разряда на счетный вход Т,, окажется считанной только одна «единица». В резульгате Т;, снова примет нулевое состояние. Одновременно задержанный сигнал с вы ода И„проходит чеDåç И 7И; на левый вxoä

Т8 и возвращает его в ноль.

Поскольку с Т,, не было ничего считано, для триггера Т„сохранится значение четности «чст», а «единица», считанная с T устанавливает значение «нечет» для Т . Для такого сочетания «чет-нечет» ячейка И,. оказывается запертой по нижнему входу, н результат в Т, определится только сочетанием записи в Т 4 и Т, — поскольку там

«единицы», то окончательно в Т, запишется нуль.

Окончательная запись в регистре результата — 0011 (т;.ойка), что соответствует истине. № 156769

Предложенный сумматор можег найти применение в цифровых системах автоматического управления и регулирования, в специализирова нных цифровых управляющих машинах.

Предмет изобретения

Сумматор для сложения и вычитания чисел непосредственно в коде Грея, содержащий регистры исходных чисел и регистр результата, отличающийся тем, что, с целью уменьшения количества оборудования, регистры исходных чисел соединены через схемы ИЛИ со счетным входом регистра резульгата и через схемы развертки с триггерами четчости, выходы которых подключены к логической схеме коррекции результата и к логической схеме коррекции четности младшего разряда при вычитании, содержащей устройство для сравнения чисел по модулю, подключенное к схемам ИЛИ занесения единиц в триггере четности. № 156769

Состашггель Г. Чуйко

Техред А. А. Камышиикова Корректор Н. В. Гераськина

Редактор E. В. Семанова

Поди. к печ. 10/IX — 63 г. Формат бум. 20 Q 1081/;6 Объем 0,61 изд. л.

Заказ 2184)12 Тираж 725 Цена 4 кои.

ЦНИИПИ Государственного комитета по делам изобретений и открытий СССР

Москва, Центр, пр. Серова, д. 4.

Типография, пр, Сапунова, 2.