Устройство для сопряжения магистрали с цвм

Устройство для сопряжения магистрали с цвм

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в аппаратуре передачи и обработки информации. Целью изобретения является повышение гибкости протокола обмена по магистрали и повышение скорости обмена. Цель достигается за счет обеспечения идентификации "своего" пакета информации, возможности работы в дуплексном режиме, обработки служебной и полезной частей информации на "потоке". Устройство содержит блок поразрядного сравнения, два последовательных регистра, два блока вычисления параллельной контрольной суммы, два блока памяти команд управления, параллельный регистр, блок формирования признака ошибки, параллельно-последовательный регистр, селектор, блок поразрядного суммирования, счетчик длительности синхронизации источника, выделитель фронта, блок формирования режима сеанса обмена, блок формирования признака "свой", блок параллельного сравнения, блок памяти контрольной суммы пакета информации, блок формирования сигнала синхронизации источника, два буферных усилителя, блок формирования режима передачи, два магистральных формирователя. 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

K д BTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTHPblTHSIM

ПРИ ГКНТ СССР (21) 4432909/24-24 (22) 07.04.88 (46) 07.06.90. Бюл. Р 21 (72) А,С.Кабанов (53) 681.3 (088.8) (56) Бауманн В., 1(уртц П. и Науманн Г.

Стандартные интерфейсы для цифровых измерительных систем. — М.: Мир, 1977, с.69, 72, 75, рис. 22, 23, 25.

Авторское свидетельство СССР

Ф 1277166, кп„ С 08 С 25/00, 1985. с (54) УСТРОЙСТВО ЦЛЯ СОПРЯЖЕНИЯ МА-:

ГИСТРАЛИ С ЦВМ (57) Изобретение относится к вычислительной технике и может быть использовано в аппаратуре передачи и обработки информации. Целью изобретения является повышение гибкости протокола обмена по магистрали и повышение скорости обмена. Цель достигается за счет обеспечения идентификации "своего" пакета информации, Изобретение относится к вычислительной технике и может быть использовано в аппаратуре передачи и обработки информации.

Цель изобретения — повышение гибкости протокола обмена по магистрали, повышение скорости обмена за счет обеспечения идентификации "своего" пакета информации и возможности работы в дуплексном режиме сеанса обмена путем введения блока памяти, хранящего команды управления и коды обращения к данному интерАейсному

„.SU» 1569837 А1 (51) 5 G 06 F 13/00

2 возможности работы в дуплексном режиме, обработки служебной и полезной частей информации ца "потоке . Устройство содержит блок поразрядного сравнения, два последовательных регистра, два блока вычисления параллельной контрольной суммы, два блока памяти команд управления, параллельный регистр, блок Аормирования признака ошибки, параллельно-последовательный регистр, селектор, блок поразрядного суммирования, счетчик длительности синхронизации источника, выделитель фронта, блок Аормирования режима сеанса обмена, блок Аормирования признака Свой", блок параллель" ного сравнения, блок памяти контрольной суммы пакета информации, блок формирования сигнала синхронизапии источника, два буферных усилителя,, блок формирования режима передачи, два магистральных формирователя.

4 ил. блоку для всех возможных но данному протоколу обмена алгоритмов, зависящих от длины и структуры пакета информации, обработки служебной и полезной частей пакета инАормации "па

tt потоке, разделением устройства на функционально зависимые приемный и передающий узлы, объединенные общей адресной шиной блока памяти ком,.нд управления, введением системной шины (обмена с периферис»< 1<. «о:»ус.»ов ной иницпалнзап»<е» uт t <»т< и<»< ка.

1569837

Иа фиг. 1 и 2 представлена структурная схема предлагаемого интерфейсного блока; на фиг, 3 и 4 - функциональная схема возможного варианта, >еалиэации интерфейсного блока.

Устройство содержит линию 1 синхронизации источника магистрали 2, линию

3 данных источника магистрали 2, первый блок 4 поразрядного сравнения, первый последовательньп1 регистр 5, первый блок 6 вычисления параллельной контрольной суммы, первьп> блок 7 памяти команд управления, первый параллельный регистр 8, блок 9 формиро- 1,5 с дания признака ошибки„ параллельног1оследовательный регистр 10 селектор

111, блок 12 поразрядного суммирования второй последовательный регистр 13, линию 14 данных интерфейса магистраmr счетчик длительности синхронизации источника 15, выделитель 16 фронта, блок 17 формирования режима. сеанса обмена,, блок 18 формирования признака

"Свой",, шинньп формирователь 1, блок 25

20 параллельного сравнения, блок 21 памяти контрольной суммы пакета, блок

22 формирования сигнала синхронизации источника, первый буферный усилитель

23, блок 24 формирования режима пере39 дачи, второй блок 25 памяти команд управления, первый магистральный формирователь 26, второй буферньп усилитель 27, второй магистральный формирователь 28, второй блок 29 вычисления параллельнсй контрольной суммы, линию 30 синхронизации интерфейса Магйстрали 2, двунаправленнук> шину 31 данных системной шины 32, линию 33 синхронизации источника системной шины 32, линию 34 чтение системной шйнь> 32, линию-запись 35 системной шины 32, шину 36 управления приемника, шину 37 управления передатчика, адресную шину 38 блоков памяти команд управления, линию 39 синхронизации, третий буферньп> усилитель 40.

Устройство работает следующим образом.

По магистрали 2 от магистрального контроллера на линию 39 поступает сиг -5О нал синхронизации Т длительностью периода, равного длительности передачи/приема бита данных по линиям

3 и 14 магистрали 2, сигнал синхронизации может формироваться только 55 в течение сеанса обмена. На линию 3 из магистрального контроллера поступает пакет данных Д в последовательной форме, параллельно на линию l поступает сигнал синхронизации источника СИ, длительность которого равна длительности передачи пакета

Д, С линии 14 в магистральньп контроллер поступает пакет данных Ди„ параллельно с линии 30 в магистральный контроллер поступает сигнал синхронизации интерфейса СИ „ с,цлительностью, равной длительности передачи пакета Ди„, Сигналы СИ „.„ и Д „ формируются синхронно сигналу Т . Структура пакета Д,: последовательно фс>рмируемые блоки заголовка (содержит адрес интерфейсного блока), кода операции (КО) (соцержит указания на алгоритм сеанса обмена данпых) и блок (или блоки) контрольной суммы (по модулю два одноименных разрядов бит) предыдущей части пакета. Структура пакета Ци„ . последовательно Ьормируемые блоки заголовка (содержит адрес интерфейсного блока — корреспондента), слова состояния (содержит указание на алгоритм сеанса обмена и признак ошибки предыдущегс> приема

Д в текущем сеансе обмена данных) и блок (или блоки} контрольной суммы (по модулю два однсгименнь>х разрядов бит) предыдущей части пакета. Структура блока пакета Д и Д>1„ . 8 (или кратное 8-ми)-разрядньпг байт полезной информации плюс бит контрольной суммы содержимого данного блока по модулю два. Результирующая сумма по модулю два одноименных разрядов всех блоков равна константе независимо от длины пакета и его содержимого.

Сеанс обмена инициирует магистральный контроллер, посылая Д по к

СИ . По началу СИ выделитель 16 фронта устанавливает блок 17 в режим

11 11

Сеанс обмена, включая таким образом формирование СИ „ в магистраль.

Сигнал СИ>. разрешает работу счетчика

1 5, упр а вляюще г о и о адр ес ной шин е 38 блоком 7 в режиме приема (ПРМ) и блоком 25 в режиме передачи (ПРД) . Использование раздельных блоков памяти для режимов ПРМ и ЛРД позволяет реализовать дуплексныйрежим сеанса обмена.

Время начала режима ПРД в этом случае определяется содержимым блока КО и (или содержимым блока ITPN) блока 25.

По сигналу СИ в регистр 5 записываются последовательно блоки Д„, в параллельной форме поступающие затем в шинный формирователь 19, регистр 8 и блок б. По командам, поступающим с шины 36 управления в течение 9-го

15698 бита текущего информационного блока

Д шинный формирователь 19 трансли У рует содержимое регистра 5 на шину 31 данных системной шины 32, сопровождается выдачей сигнала СИ на линии 33 системной шины 32, формируемого блоком 7 на шине 36 и передаваемого блоком 22. Блок заголовка Д поступает на идентификацию в блок 4, куда с ши- 10 ны 36 поступает "ключ". В случае идентификации "чужого" пакета блок 18 останавливает счетчик 15 и дальнейшая

"развертка" программы сеанса обмена блокируется, интерфейсный блок устанавливается в исходное состояние по окончании пакета П „ записью констан« ты ноль в счетчик 15. При идентификации "своего" заголовка продолжается

"развертка" программы сеанса обмена 20 и в регистр 8 записывается на команде с шины 36 блок KO поступающий затем на адресную шину 38. Содержимое

КО определяет дальнейшую программу сеанса обмена: прием блока данных 25 и его объем и передачу управления передающей части интерфеисного блока.

При указании на наличие и объем блока данных производится трансляция блоков данных на системную шину 32. 30

При отсутствии блока данных произво- ., дится только сверка контрольной суммы всего пакета Д с хранящимся в блоке 21 памяти и передача управления пер"дающей части.

В процессе приема "caoего" пакета

Д в приемной части интерфейсного блока происходит накопление контрольной суммы в блоке 20, запись блоков из регистра 5 в блок 6 вычисления контрольной суммы происходит по командам шины 36. После приема всего пакета (о времени завершения пакета

Д, блок 7 "узнает" на основе содержимого регистра 18, хранящего КО текущего пакета) по команде с шины 36 результат сравнения накопленной суммы, хранящейся в блоке 6 с константой, хранящейся в блоке, ЗУС 21, поступает в блок 9. В случае фиксации ошибки информация об этом поступает на селектор 11 передающей части для последующего уведомления магистрального контроллера. Введение признака

"ошибка" в адресную шину 38 позволяет скорректировать программу пере55 дающей части интерфейсного блока (например, "свернуть" пакет Д„„, до заголовка, содержащего признак ошиб"

37 б ки), На время трансляции на системную шину 32 всех блоков данных выставляется флаг ЧТ на линии ЗУ.

Передача управления передающей части осуществляется установкой блока 24 по команде с шины 37 или при идентификации конца СИ блоком 16 (режим полудуплексного сеанса обмена).

Блок 24 разрешает работу блока ЗУ 25, магистральных. формирователей 26 и 28, в результате по линии 30 в магистраль

12 поступает сигнал СИ „, одновременно из блока 25 через селектор 11 и формирователь 28 по линии 14 в ма1 гистраль 2 в адрес магистрального контроллера формируется заголовок пакета Д „, Если регламентом передачи предусмотрено (определяется содержимым блока 25) при передаче в магистраль 2 последнего бита послед= него блока заголовка по линии 35 в системную шину 32 поступает сигнал

СИ (требование загрузки шины данных), при этом выставлен сигнал запись по линии 35. Таким образом, при наличии в пакете Д„„ блоков; данных запись происходит по инициативе и со скоростью передающей части интерфейсно- го блока. Запись выставленного на шине 31 данных блока данных в регистр 10 происходит по командам с шины 37. Далее блок данных в последовательной форме через селектор 11 и формирователь 28 поступает в магистраль 2, В процессе формирования пакета Дцн, происходит стаффинг контрольного бита каждого блока, весь пакет завершается блоком контрольной суммы. Конт-.. рольный бит определяется содержимым блока 12, осуществляющим поразрядное суммирование по модулю два. Передаваемые в магистраль 2 блоки пакета

Ди„поступают также в регистр 13, откуда в параллельной форме записываются в блок 29, где по командам с шины 37 управления происходит накопление контрольной суммы пакета

Д и„„, которая в параллельной форме подается на селектор 11, осуществляющий ее побитный вывод в магистраль 2.

Формула изобретения

° Устройство для сопряжения магистрали с ЦВМ, содержащее блок поразрядного сравнения, первый вход которого

1569837 соединен с информационным. входом первого последовательного регистра и первым счетным входом первого блока вычисления параллельной контрольной

5 ,суммы и является входом устройства для подключения к линии данных ма.гистрали, первый блок памяти команд управления, параллельный регистр, блок формирования признака ошибки, параллельно-последовательный регистр, выход которого соединен с первым информационным входом селектора, второй информационййй вход которого соединен с выходом блока поразрядного

d.óMìèðîâàHèÿ, второй последовательный регистр, о т л и ч а ю щ е е с я тем,,что, с целью повышения гибкости протокола обмена по магистрали, повышения скорости обмена, в него вве-=

О дены счетчик длительности синхрониI зации источника „выделитель Аронта, блок формирования признака. "Свой", шинный Формирователь, блок параллель його сравнения, блок памяти контроль" р5, йой суммы пакета информации, блок формирования сигнала синхронизации

Источника, первый и второй буферные усилители, блок формирования режима передачи, второй блок памяти команд управления, первый и в-îðî:é магистральные формирователи, второй блок вычисления параллельной контрольной суммы, выход которого соединен с адресным вхоцом селектора, выход которого соединен с информационными вхо35 дами блока поразрядного суммированйя,. первого магистрального Аормирователя и второго последовательного регистра, пЕрвый вход сброса счетчика длительности синхронизации источника являет-. ся входом устройства для подключения к линии синхронизации источника ма-"гистрали и соецинен с информационным входом выделителя фронтов и входом первого буферного усилителя, второй вход сброса счетчика длительности синхронизации источника соединен с входами выборки первого и второго бло.-. ков памяти команд управления, инфор=

50 мационным входом второго ма.гистрального формирователя, входом второго буферного усилителя, входом разрешения первого магистрального формирователя и выходом блока формирования режима передачи, вход разрешения работы счетчика длительности синхронизации источника соединен с выходом

31 блока формирования признака Свой вход сброса которого соединен с выходом "Положительный Аронт" выделителя фронта, входом установки блока формирования режима сеанса обмена, входом сброса блока формирования признака ошибки, входом сброса первого блока вычисления параллельной контрольной суммы, выход "Отрицательный фронт" выделителя Аронта соединен с входом установки блока Аормирования режима передачи и входом сброса второго блока вычисления параллельной контрольной суммы, выход блока Формирования режима сеанса обмена соединен с входом разрешения второго магистрального формирователя, выход блока поразрядного сравнения соединен с входом установки блока формирования признака "Свой", выход блока параллельного сравнения соединен с входом установки блока формирования признака ошибки, первая и вторая группы информационных входов которого соединены с выходами блока памяти контрольной суммы и блока вычисления параллельной контрольной суммы соответственно, выход шинного формирователя подсоединен входом к вьходу устройства для подключения к шине данных ЦВИ, причем выход первого последовательного регистра соединен с информационными входами шинного фор™ мирователя, параллельного регистра и первого блока вычисления параллель ной контрольной суммы, входы разрешения работы шинного формирователя, блока параллельного сравнения, первого блока вычисления параллельной контрольной суммы, параллельного регистра, вход блока формирования сигнала синхронизации источника, второй вход первого блока поразрядного сравнения, входы разрешения работы первого последовательного регистра и блока формирования признака "Свой" соединены с соответствующими выходами первого блока памяти команд управления, выходы счетчика длительности синхронизации источника, адресные входы первого и второго блоков памяти кома.нд управления соединены с выходами параллельного регистра, информационные входы параллельно-последовательного регистра соединены с выходами шинного формирователя, выходы блока формирования сигнала синхронизации источника, первого и второго буферных усилителей являются соот15б9837 ветственно выходами устройства для подключения к входам синхронизации чтения и записи 1(RE, вход разрешения работы второго блока вычисления параллельной контрольной суммы, второй вход блока формирования сигнала синхронизации источника, вход разрешения работы второго последовательного регистра, вход сброса блока поразрядного с.óììèðîâàíèÿ, входы управления селектора, вход управления параллельно-последовательного регистра, вход сброса блока формирования режима сеанса обмена, третий информационный

15 вход селектора и вход сброса блока формирования режима передачи соединены с второй группой информационных входов второго блока вычисления параллельной контрольной суммы, а выход блока сформирования признака ошиб»

20 ки соединен с четвертым информационным входом селектора, выход второго магистрального формирователя является выходом устройства для подключения к линии синхронизации источника магистрали,. выход первого магистрального формирователя подключен к выходу устройства для подсоединения к линии данных магистрали, а тактовые входы синхронизации блока поразрядного суммирования, блока формирования режима пер ецачи, параллельно-последовательного регистра, первого и второго блоков вычисления параллельной контрольной суммы, параллельного регистра, блока формирования признака ошибки, блока формирования режима сеанса обмена, блока формирования признака

"Свой",.выделителя фронта, счетчика длительности синхронизации источника соединены с выходом третьего буферного у-силителя, вход которого является входом устройства для подключения к линии синхронизации источника магистрали.

1569837

1569837

1569837

Составитель А.Засорин

Редактор В.Бугренкова Техред М.Дидык Корректор O.Кравцова

Заказ 1450 Тираж 566 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101