Цифровой передатчик

Цифровой передатчик

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области цифровой техники проводной связи и предназначено для передачи сигналов трехуровневого биполярного RZ-кода по двухпроводной линии связи типа "витая пара". Цель изобретения - расширение области применения передатчика. Цифровой передатчик содержит блок 1 логики, первый 2 и второй 3 ключи, первый 4 и второй 5 дифференциальные усилители, первый 6 и второй 7 накопительные элементы, первый 8 и второй 9 ограничители тока, шины 10, 11 питания положительной и отрицательной полярности. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„80„„1569991

А1 (1) И 03 М 5/18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4457915/24-24 (22), 11.07.88 (46) 07.06.90.. Бюл. У 21

«71) Таганрогский радиотехнический институт им. В.Д. Калмыкова (72) С.П. Тяжкун, А.А. Корецкий и В.К. Бочаров (53) 68 1.325(088.8) (56) Авторское свидетельство СССР

В 1290534, кл. Н 03 M 5/18, 1987.

Иикросборка 75АП001. Технические условия Т53. 430. 005.ТУ. (54) ЦИФРОВОЙ ПЕРЕДАТЧИК (57) Изобретение относится к области

2 цифровой техники проводной связи и предназначено для передачи сигналов трехуровневого биполярного R2-кода по двухпроводной линии связи типа витая

I пара. Цель изобретения — расширение области применения передатчика. Цифровой передатчик содержит блок 1 логики, первый 2 и второй 3 ключи, первый 4 и второй 5 дифференциальные усилители первый 6 и второй 7 накопительные элементы, первый 8 и второй 9 ограничители тока, шины 10,11 питания положительной и отрицательной полярности.

1569991

Изобретение относится к цифровой технике проводной связи и предназначено для передачи сигналов трехуров,,невого биполярного RZ-кода по двухпро5 водной линии связи типа витая пара.

Цель изобретения — расширение области применения передатчика.

На фиг. 1 представлена функциональная схема цифрового передатчика; на фиг. 2 — временные диаграммы, пояс1 няющие его работу.

Цифровой передатчик (фиг. 1) со( .держит блок 1 логики, первый 2 и вто,рой 3 ключи, первый 4 и второй 5 диф- 15 ференциальные усилители, первый 6 и второй 7 накопительные элементы, ..1ервый 8 и второй 9 ограничители тока, ины 10 и 11 питания положительной и отрицательной полярностей. Кроме того,20 на схеме показаны вход 12 синхронизации, вход 13 данных, выходы 14 и 15 прямого и инвертированного сигналов.

Ключи 2 и 3 совместно с элементом

6 формируют импульс с эталонным нап- 25, яжением и фронтом (Сф а (К +К ). С к

«2,3) на входах дифференциальных усилителей 4 и 5, При сопротивлении фронт нараста ния и спада напряжения на элементе 6 практически одинаков и равен номи нальному по стандарту. Коэффициенты передачи дифференциальных усилителей

4 и 5 равны .единице. Таким образом, . на нагрузке С и R< между выходами

15 и 14 дифференциальные усилители формируют импульсы с эталонной амплиeудой и длительностью фронта.

Ограничители 8 и 9 тока ограничивают максимальный средний выходной ,"к дифференциальных усилителей 4 и 5.

Во время формирования фронтов выходных импульсов требуется значительно больший ток, что обеспечивается накопительным элементом 7. При низком уровне на входе 12 синхронизации на обоих управляющих входах дифференциальных усилителей 4 и 5 одинаковое, близкое к нулю, напряжение, соответственно на выходах передатчика низкие уровни (фиг. 2).

Если напряжение на входе . 12 синхронизации изменилось с низкого на высокий уровень, то работа передатчика определяется уровнем на входе 13 дан- ных. Предположим, что на входе 13 высокий уровень напряжения. В этом случае начинается накопление энергии на элементе 6. Между входами дифференциальных усилителей 4 и 5 формируется фронт нарастания входного импульса.

При этом усилитель 4 воспроизводит входной сигнал на выходе 14, а усилитель 5 инвертирует этот сигнал на выходе 15 (фиг. 2). Оба усилителя в данном случае усиливают мощность, так . как емкость нагрузки между выходами

14 и 15 С „ >> С и соответственно сопротивление нагрузки R намного меньше выходного сопротивления усилителей 4 и 5. После того, как напряжение на входе 12 синхронизации изменится до низкого уровня, элемент 6 отдает накопленную энергию и на выходах формируется фронт спада до близкого к нулю уровня на выходах передатчика (фиг. 2).

Если во время импульса высокого уровня на входе 12 синхронизации имеется низкий уровень на входе 13 информации, то на выходе 14 формируется импульс отрицательного напряжения, а на выходе 15 — положительного.

Во время формирования нарастания фронта выходных импульсов (положительной на одном и отрицательной полярности на другом выходе) элемент 7 разряжается на Сн, а во время формирования фронта спада С я подзаряжает элемент 7. Так достигается определенная экономия потребляемой мощности.

Кроме того, элемент 7 позволяет уменьшить перепады тока через ограничители 8 и 9 тока. Практически рас чет этих ограничителей осуществляется по среднему значению выходного тока, Таким образом, цифровой передатчик формирует импульс стандартного напряжения со стандартным временем нарастания и спада (определяется посто-. янной времени заряда и разряда элемен-та 6) во всем диапазоне допустимых нагрузок С и Rн. Это означает, что блок, содержащий такой передатчик, обеспечивает стандартный сигнал при п ..„ключении любой линии связи, соответствующей, например» ГОСТУ 18977-79.

Формула изобретения

Цифровой передатчик, содержащий блок логики, первый и второй выходы которого соединены с входами одноименных ключей, первый и второй ограничители тока, первый и второй входы бло1569991

Составитель С. Берестевич

Техред М.Дидык Корректор М Пожо

Редактор М. Бланар

Заказ 1458 Тираж 659 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 ка логики являются соответственно входом синхронизации и входом данных передатчика, отличающийся тем, что, с целью расширения области применения передатчика, в него введе5 ны дифференциальные усилители, накопительные элементы, шины питания от рицательной и положительной полярностей, выход первого ключа соединен с прямым входом первого дифференциального усилителя, инверсным входом второго дифференциального усилителя и с первым входом первого накопительного элемента, выход второго ключа соединен с прямым входом второго дифференциального усилителя, инверсным входом первого дифференциального усилителя и вторым входом первого накопительного элемента, входы питания положительной полярности дифференциальных усилителей через первый ограничи-. тель тока соединены с шиной питания положительной полярности и с первым входом второго накопительного элемента, входы питания отрицательной полярности дифференциальных усилителей через второй ограничитель тока соеди" нены с шиной питания отрицательной полярности и с вторым входом второго накопительного элемента, выходы диф-ференциальных усилителей являются выходами передатчика.