Устройство разделения направлений передачи в дуплексных системах связи

Устройство разделения направлений передачи в дуплексных системах связи

Иллюстрации

Показать все

Реферат

 

Изобретение относится к технике связи. Цель изобретения - повышение помехоустойчивости. Устройство содержит блок 1 согласования, ЦАП 2 и 9, АЦП 3, блоки 4, 8, 12 и 15 памяти г-р 5, вычитатели 6 и 13, сумматоры 7 и 14, буферные регистры 10 и 11 и пороговые блоки 16 и 17. В данном устройстве, как бы не передавался сигнал в каждом направлении, он проходит в своем направлении, усиливается и не попадает в соседнее направление передачи. Устройство является адаптивным. При изменении параметров канала связи одного направления или обоих сразу изменяется и отклик канала связи, который затем записывается в соответствующий блок памяти и через такт устройство автоматически подстроится под новые условия передачи. Цель достигается путем уменьшения времени адаптации при передаче речевых сообщений. 1 ил.

COOS СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1570001

Р1) Н 04 В t/52

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A ВТОРСКОМ У СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTHPbITHSIM

ПРИ ГКНТ СССР

1 (21) 4417064/24-09 (22) 26.04.88 (46) 07,06.90. Бюл. Р 21 (71) Новосибирский электротехнический институт связи им. Н.Д. Псурцева (72) В,Б. Малинкин, В.В. Лебедянцев и С.В. Бондин (53) 621.393.3(088.8) (56) Авторское свидетельство СССР

У 1390803, кл. Н 04 В 1/52, 1986. (54) УСТРОЙСТВО РАЗДЕЛЕНИЯ НАПРАВЛЕНИЙ ПЕРЕДАЧИ В ДУПЛЕКСНИХ СИСТЕМАХ

СВЯЗИ (57) Изобретение относится к технике связи. Цель изобретения — повышение помехоустойчивости. Устр-во содержит блок 1 согласования, ЦАП 2 и 9, АЦП 3, 2 блоки 4, 12 и 15, памяти, г-р 5, вы" читатели 6 и 13, сумматоры 7 и 14, буферные регистры 10 и 11 и пороговые блоки 16 и t7. данном устр-se как бы не передавался сигнал в каждом направлении, он проходит в своем направлении усиливается и не попадает в соседнее направление передачи. Устр-.во является адаптивным. При изменении параметров канала. связи одного направления или обоих сразу изменяется и отклик канала связи, который затем записывается в соответствующий блок памяти и через такт устр-во автоматически подстроится под новые условия передачи. Цель достигается путем . уменьшения времени адаптации при передаче речевых сообщений. 1 нл.

15 3001

Изобретение относится к технике связи и может быть использовано в устройствах передачи сообщений.

Цель изобретения — повышение помеS хоустойчивости путем уменьшения времени адаптации при передаче речевых сообщений, На чертеже представлена. структурная электрическая схема устройства разделения направлений передачи в дуплексных системах связи.

Устройство разделения направлений передачи в дуплексных системах связи содержит блок 1 согласования, первый цифроаналоговый преобразователь 2, аналого-цифровой преобразователь 3, .-.ервый блок 4 памяти, генератор 5, первый вычитатель 6, первый сумматор второй блок 8 памяти, второй циф- 20 роаналоговый преобразователь 9, первый буферный регистр 10, второй буферный регистр 11, третий блок 12 памяти, второй вычитатель 13, -второй сумматор 14, четвертый блок 15 памя- 25 и, первый и второй пороговые блоки

16 и 17.

Устройство разделения направлений передачи в дуплексных системах связи работает следующим образом, 30

Сразу после включения устройства все имеющиеся блоки обнуляются. Устройство готово к усилению сигналов в направлении А-В и В-А, Предположим, что сигналы появились на входе А в виде U(t). Данный сигнал преобразует;я блоком 1, который представляет со,зй аналого-цифровой преобразователь (РДП) к виду U;(K dt), К.dt — дискретные моменты времени. Так как пер- 40

° .-ый и второй буферные регистры 10 и

11 вначале сеанса связи обнулены, то

:e третьем н четвертом блоках 12 и 15 памяти указаны нулевые адреса. Предположим, что в первый момент времени 45

К1д на выходе блока 1 появилась двоичная цифровая комбинация U,(Ê, Bt).

Данный цифровой отсчет подается на один из входов второго вычитателя 13. т ак как третий блок 12 памяти в нача- 50 ле сеанса также обнулен, то на выходе второго вычитателя 13 будет сигнал

Ut(К Ж). Данный цифровой сигнал затем йоступаеT на вход второго сумматора 14. Сигнал U,(К,д )фО, поэтому второй пороговый блок 17 не работает, следовательно, нет сигнала принудительного обнуления четвертого блока 15 памяти. Результат суммирования во втором сумматоре 14 затем записывается в четвертый блок 15 памяти, а в третий блок 12 памяти записывается цифровой отсчет с выхода блока 1. Таким образом, по окончании первого такта работы в третий и четвертый блоки 12 и 15 памяти записывается сигнал Ь (К Ю).

1 1

С началом 2-тактового интервала сигнал с выхода сумматора 14 переписывается во второй буферный регистр 11, а на выходе блока 1 появляется новая цифровая комбинация (предположим

И,(К д )),, Сигнал с выхода второго буферного регистра 11 далее преобразуется первым цифроаналоговым преобразователем 2 в аналоговое напряжение

U(t„), которое далее поступает по линии связи в сторону направления В.

Коэффициент передачи первого цифроаналогового преобразователя 2 выбирают в зависимости от требований, предъявляемых к распространению сигнала по магистрали (затухание) и может изменяться в широких пределах. В зависимости от входных параметров канала связи В направления, сигнал

U» (t) оказывается преобразованным (свернутым) по следующему закону:

U Äо(t) = П() «8(t), (1) где U(, ) — принимаемый сигнал;

g(t) — импульсная реакция эхотракта от выхода первого цифроаналогового преобразователя 2 до входа следующего усилителя;

«- — означает операцию свертки.

Аналого-цифровой преобразователь 3 производит преобразование аналоговых сигналов в цифровые. При этом наблюдается связь: цифровому отсчету

U (К„Ж) на входе первого цифроаналогового преобразователя 2 соответствует сигнал U >ÄÄ(t,) на его выходе и сигнал U „ (K,дг) на выходе аналогоЭХо 1 цифрового преобразователя 3.

Аналогично можно написать:

Й (.2 1 ) эхо (t ) ах,à( (2)

Ug (кэ ) " уэко э() — 11эхе э(к clt) и„(К„д ) U („) - U,„,„(к„д ).

При этом в первый блок 4 памяти начинают записываться отклики канала связи. U эх;(К г.) на соответствующие

5 15700 цифровые комбинации U,.(Kgt). К примеру, в первую ячейку памяти nepsOro, блока 4 памяти записывается отклик

U (Kdt) и т.д. Поясним процессы, ЭXO1 протекающие в динамике. Итак, с началом момента времени К dt на выходе аналого-цифрового преобразователя .3 появляется сигнал Usxos(Kgdt), порожденныи сиги лом U, (K,dt) с выхода вто 10 рого буферного регистра 15. В это же время на выходе блока 1 появляется новая цифровая комбинация U<(K

Т 125 мкс.

o 0, % 1ЫП

После перебора всех двоичных комбинаций U-(Kdt) на выходе второго буфер-ного регистра 11 в первом блоке 4 памяти будут храниться все отклики канала связи В направления U .(Kdt) а xei в третьем и четвертом блоках 12 и памяти будут храниться случайные двоЗР ичные числа. При этом по одноименным адресам в третьем и четвертом блоках

12 и 15 памяти будут храниться одинаковые цифровые комбинации. Это позволяет сигналу, наблюдаемому на входе блока 1,проходить в В направлении без искажений. После обучения первого блока 4 памяти эхо-сигнал U „o;(Kdt) уже не будет проходить на вход второго цифроаналогового преобразователя 9.

4р Поясним как производится компенсация эхо-сигнала. К примеру, на 1025-м такте пусть во втором буферном регистре 11 появляется отсчет, равный г5 Й t) . Данный отсчет вызывает

45 эхо-сигнал U (К < 4г-), который наблюдается на выходе аналого-цифрового преобразователя 3.

В первом и втором блоках 4 и 8 памяти указывается десятая ячейка памяти, в которых хранится отклик канала

ФМ связи Uixoio(K< gt) . На выходе вычитателя 6 эхо-сигнал компенсируется 10 (K ю 5 Й t) зло <о (K1ог. 4 й.)

Пэхо 1о (Ksodt)=0. (7) Q1 (Кг ) =Пэк61(Кг )

ЭХО 1( (3) 55 а на выходе вычитателя 13 будет сигнал, равный

1 (K dt) =Пг (K

Ч (Кгdt) =(„(Kydt) 4.0=Поко (КгЖ), (5)

I а на выходе сумматора 14 будет сиг-! нал, равныи

M (K dt) =L (K,d t)+U 1(C „ dt)

= Uz(K dt). (6) После расчета величин

1 21 и Иг в первый и третий блоки 4 и 12 памяти записываются значения, равные

Уз,,(Кг41) и 01(Кг41) соответственно, а во второй и четвертый блоки 8 и 15 памяти записываются значения, равные U зхо1(к

1 началом момента времени К dt в пер3 вый буферный .регистр 10 записывает .ся число — Ч (К dt), а во второй буферный регистр 11 записывается двоич01 6 ное число, равное Mz(K dt)=-U>(K

Соответственно изменяется и адресация в первом и четвертом блоках 4 и

15 памяти. Как видно из описания принципа передачи сигналов в направлении..

А-B на первых этапах возникают эхосигналы, проходящие через первый и второй блоки 4 и 8 памяти. Однако возникновение данной помехи кратковременное. Данная помеха возникает до тех пор, пока в первом блоке 4 памяти не будут записаны все отклики эхо-сигналов на соответствующие цифровые комбинации„- При 10-разрядном представл:=.— нии аналоговых величин их цифровыми эквивалентами количество двоичных комбинаций равно 2 = 1024, а время возникновения помехи при частоте выборки fo = 8 кГц составляет

Как только появляется на выходе вычитателя 6 нулевой отсчет (или сигнал близкий к нулю), мгновенно срабатыва1570001

L (K, d t) =V (K„„d t)+y „,, (K„„d t) -У,„Д, (K dt); ет первый пороговый блок 16, сигналом с выхода которого обнуляется, в данном случае, 10-я ячейка памяти второго блока 8 памяти, а в первый блок 4

5 памяти записывается новый отклик канала связи U Ä 1О (К Ж) . Аналогично обстоит дело и с другими отсчетами эхо-сигнала. Сигнал с выхода порогового блока фактически запирает прохожде- 0 ние эхо-сигналов U „ ;(Kdt).

Поясним каким образом производится обучение устройства при передаче сигналов в направлении В-А. Речевые сигналы возникают попеременно в обоих направлениях. Итак, спустя некоторый промежуток времени, сигнал U(t) с входа А направления исчезает, а на входе В направления появляется сигнал

y(t), который необходимо усилить и переДать далее в сторону А направления, Так как сигнал U(t)=0, то на выходе второго буферного регистра 11 будет нуль, который является адресом 25 в первом и втором блоках 4 и 8 памяти. Пусть в К dt дискретный момент времени аналого-цифровой преобразователь 3 формирует сигнал, равный у (КОДС). На выходе вычитателя 6 бу1 дем иметь сигнал, равный () y(Kyat)=y1(Kgd )-О=У„(Kgdt) . (8) На выходе сумматора 7 будем иметь сигнал, равный

v1 (ко Dt) = 1(K L! t)+O=y 1(кв t) . (9) После перебора всех двоичных коминаций с выхода первого буферного регистра 10 в третьем блоке 12 памяти будут храниться отклики канала первого направления на двоичный сигнал у.(К dt). При повторном появле) нии отсчета эхо-сигнала, отклик которого уже имеется в третьем блоке 12 памяти, на выходе вычитателя 13 появляется сигнал, близкий к нулевому.

Срабатывает второй пороговый блок 17, 50 который сигналом со своего выхода обнуляет данную ячейку памяти. Производится своеобразное запрещение прохождения эхо-сигналов, Аналогично обстоит дело при повторении других циф- 55 ровых отсчетов, на которые есть отклики эхо-сигналов, хранящиеся в третьем блоке 12 памяти.

Таким образом,в первом блоке 4 памяти будут храниться отклики канала связи В направления, а в третьем блоке 12 памяти будут храниться отклики канала связи А направления, После окончания сигналов U(t) и y(t) второй и четвертый блоки 8 и 15 памяти обнуляются. Устройство обучилось и ждет приема информации с любых направлений. Сейчас сигналы могут появляться или попеременно, или одновременно, работоспособность устройства от этого не зависит. Кроме того, не появляются эхо-сигналы. Механизм компенсации эхо-сигналов показан при попеременной подаче.

Покажем, как работает устройство при одновременной подаче сигналов

U(t) и y(t). Пусть до момента времени (К Lit) U(t)=y(t)=0. Пусть в KZZ t момент времени на выходе блока 1 и аналого-цифрового преобразователя 3 появились совершенно одинаковые цифровые комбинации: соответственно

U1(K dt) и y (K dt). TaK как в K dt момент времейи U(t)=y(t)=0, то в первом и втором буферных регистрах 10 и

11 хранятся нули. Следовательно, в первом — четвертом блоках 4, 8, 12 и

15 указываются нулевые ячейки памяти, где хранятся нули. Тогда на выходе вычитателей 6 и .13 будем иметь т 1 (КЬа t) =U1 (К„Д а) -O=U1(ê,d С) э

Q, (к„а t) =y„(K„dt)-0=У„(к,gt), (10) а на выходе сумматоров 7 и 14 будем иметь м„(к„дс) = П1(к„дс);

v, (к„dt) = y (к„м) . (11)

С началом K « 5t момента времени в первый буферный регистр 10 записывается V (K„dt) = у, (К dt), а во второй буферный регистр,11 записывается

М, (К, Ьс) = V, (K„at) . (12)

Следовательно во всех четырех блоках 4 8, 12 и 15 памяти указывается первая ячейка памяти. Пусть на

К +,dt интервале поступает сигнал

U g (K, dt), у (К (., dt) . Тогда на выходе вычитателей 6 и 13 сигналы будут равны

1570001 10

01д(К,14t) =y (KI+ g )+Пэхе (K Zt) Upgo (K1 1")

V (К„„а ) q (К„., Д t)+o=y (К а ). (14) Передаваемые сигналы далее усиливаются, преобразуются соответствующим цифроаналоговым преобразователем 2 или 9 в аналоговую величину и подаются далее по магистрали. Далее вновь в первый — четвертый блоки 4, 8, 12 и 15 памяти записываются новые отсчеты сигналов. Так в первый и третий блоки 4 и 12 памяти записываются со- 30 ответственно у (К А t)+U>„,, (К ЛС) второй и четвертый блоки 8 и 15 памяти записываются отсчеты yg(K,, Qt) и U (К L, ) 4t) и так далее. 35

Таким образом, какой бы мы не передавали сигнал в каждом направлении, он проходит в своем направлении, усиливается и не попадает в соседнее направление передачи. Устройство являет- 4О ся адаптивным. При изменении параметров канала связи одного направления или обоих сразу изменяется и отклик канала связи, который затем записывается в соответствующий блок памяти и 45 через такт устройство автоматически подстраивается под новые условия передачи.

Формула изобретения

Устройство разделения направлений ! передачи в дуплексных системах связи, содержащее блок согласования, первый вход которого соединен с выходом генератора, первым входом аналого-цифрового преобразователя, первым входом первого, второго, третьего и четвертого блоков памяти, последователь55

Так как Уэ„ „(K pi t) и Уэхъ i() ) 5 отклики канала связи на одинаковую цифровую комбинацию, то они по закону относительности примерно одинаковы, поэтому компенсируются. Аналогично можно сказать и про 13 „,(К„,, at) и 10

U. (К gt). Ввиду того, что второй .

Эхо1 и четвертый блоки 8 и 15 памяти после обучения были обнулены, то на выходе сумматоров 14 и 7 будем иметь сигналы, равные 15

IM,(„gt)=L1(К„6с)+0=0 (К„„д ); но соединенные первый цифроаналоговый преобразователь, аналого-цифровой преобразователь, первый вычитатель и первый сумматор, второй вход которого соединен с выходом второго блока памяти, второй вход которого соединен с выходом первого сумматора, выход аналого-цифрового преобразователя соединен также с вторым входом первог; блока памяти, выход которого соедин,:,. с вторым входом первого вычитателя, вторые входы третьего и четвертого блоков памяти объединены, выход третьего блока памяти соединен с первы» входом второго вычитатсля, а также первый пороговый блок и второй цифроаналоговый преобразователь, о т л и— ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости путем уменьшения времени адаптации при передаче речевых сообщений, введены пе"вый и второй буферные регистры, второй сумматор и второй пороговый блок ,при этом выход блока согласования сс. динен с третьим входом третьего блока памяти и вторым входом второго вычитателя, выход которого соединен с первым входом второго сумматора и второго порогового блока соответственно, первый вход блока согласования соединен с .вторым входом второго порогового блока, выход которого соединен с третьим входом четвертого блока памяти, выход которого соединен с вторым входом второго сумматора, выход которого соединен с четвертым входом четвертого блока памяти и первым входом второго буферного регистра соответственно, выход второго буферного реги-: ра соединен с входом первого цифроаналогового преобразователя, третьим входом первого и второго блоков памяти, первый вход блока согласования соеди нен также с первым входом первого порогового блока, второй вход которого соединен с выходом первого вычитате- . ля, выход первого порогового блока соединен с четвертым входом второго блока памяти, второй вход которого соединен с первым входом первого буферного регистра, второй вход которого соединен с первым входом второго блока памяти и вторым входом второго буферного регистра, выход первого буферного регистра соединен с вторым вхо1570001

Составитель М. Перерушева

Техред М.Дидык Корректор М. Пожо

Редактор Н. Яцола

Заказ 1458 Тираж 532 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент"; r.Óæãoðîä, ул. Гагарина,101 дом четвертого блока памяти и входом теля, выход которого соединен с втовторого цифроаналогового преобразова- рым входом блока согласования.