Импульсный стабилизатор постоянного напряжения

Импульсный стабилизатор постоянного напряжения

Иллюстрации

Показать все

Реферат

 

Изобретение относится к источникам вторичного электропитания радиоэлектронной аппаратуры. Цель изобретения - повышение качества выходных напряжений. Ключевой элемент 1, управляемый компаратором-модулятором 5, преобразует входное напряжение в последовательность прямоугольных импульсов, сглаживаемых фильтром 2. Компараторы 7 и 8 переключаются в моменты, синхронные с переключением компаратора-модулятора 5. Для устранения всплесков и провалов выходных напряжений, возникающих при коммутации дополнительного потребителя 46, последний включается постоянно через баластные резисторы 39 - 45 при помощи многовходового транзисторного ключа 23, причем при каждой коммутации изменение тока нагрузки меньше размаха пульсации тока дросселя фильтра 2. Моменты переключения синхронизируются компараторами 7 и 8, переключающими сдвиговый регистр 22, режим работы который (сдвиг влево или вправо) задается элементом управления 17. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1

ÄÄSUÄÄ 1571561 (S1)5 G 05 F 1/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСИОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4493546/24-07 (22) 16. 08. 88 (46) 15.06.90. Бюл. К - 22 (71) Челябинский политехнический ин,ститут им. Ленинского комсомола (72) Л.A.Îçåðîâ, О.А.Разнополов, H.Е.Терентьев и 10.Б.Штессель (53) 621.316.722 (088.8) (56) Букреев С.С; Силовые электронные устройства, tt.: Радио и связь, 1982, с. 197, рис, 11.9

Авторское свидетельство СССР

Р 1295379, кл. G 05 F 1/56, 1985. (54) И1"П1УЛЬСНЫ11 СТАБИЛИЗАТОР ПОСТОЯННОГО НАПРЯЖЕНИЯ

2 (57) Изобретение относится к источникам в то рично го электропитания радиоэлектронной аппаратуры. Цель изобретения — повыюение качества выходных напряжений. Ключевой элемент 1, управляемый компаратором-модулятором 5, преобразует входное напряжение в последовательность прямоугольных ю пульсов, сглаживаемых <Ьпльтром 2. Компараторы 7 и 8 переключаются в моменты, синхронные с переклю— чением компаратора-модулятора 5. Лля устра.-.ения всплесков и провалов выходных напряжений, возникаю|бонх прп ком1571561 рузки меньше размаха пульсации тока дросселя фильтра 2. Иоменты переклю чения синхронизируются компараторами 7 и 8, переключающими сдвигоной

5 регистр 22, режим работы которого (сдвиг влево или вправо) задается элементом управления 17. 1 ил. ка.

На чертеже изображена схема имПульсного стабилизатора постоянного

Напряжения.

Импульсный стабилизатор постоянйого напряжения (ИСПН) содержит ключевой элемент 1, DLC-фильтр 2, усилитель 3 рассогласования, источ- 3р йик 4 эталонного напряжения, компаратор-модулятор 5,.генератор 6 пилообразного напряжения, компараторы 7 и 8 с цепями, состоящими из резисторов и стабилитронов для согласования с последующими логическими элементами схемы, два управляемых источника 9 и 10 напряжения смещения.

Блок 11 синхронизации моментов коммутации потребителей с работой клю- 40 чевого элемента 1 содержит два Dтриггера 12 и 13, дна трехвходовых йогических элемента И 14 и 15. Схема

Синхронизации работы ключевого элемента и транзисторного ключа позво.пяет компенсировать только ту часть провала напряжения,-.которая вызывается частью тока нагрузки, равной двойной амплитуде переменной составляющей тока дросселя QI<. Часть тока

Нагрузки, превышающая двойную амплитуду дросселя dI вызовет провал напряжения на выходе ИСПН. Провал напряжения будет тем больше, чем больше ток нагрузки данного потребителя

55 превосходит по величине ДТ .

Блок 11 содержит также элемент

ИЛИ 16, элемент 17 управления, два элемента HE 18 и 19 два двухнходоФ

Мутации дополнительного потребителя 46, последний включается постоянно через балластные резисторы 39

45 при помощи многонходового тран.зисторного ключа 23, причем при каждой коммутации изменение тока нагИзобретение относится к электротехнике и может быть использовано в качестве вторичного источника пита-! ния, например, в автономных системах электроснабжения.

Целью изобретения является повышение качества выходного напряжения

Путем устранения провалов и выброcîâ напряжения при коммутации нагрузки со скачкообразным изменением товых логических элемента И 20 и 21, реверсивный 8-разрядный регистр 2? (сдвига. Иногоходовый транзисторный ключ 23 для коммутации потребителей энергии состоит из входных вспомогательных транзисторов 24-30, коммутирующих транзисторон 31-37 основного силового ключа 38,балластных резисторов 39-45. К выходной шине ИСПН подключен одним силовым выводом коммутируемый потребитель 46 энергии имеющий скачкообразный характер изменения тока нагрузки. Другим силовым выводом потребитель 46 подключен к коллектору силового транзистора 38.

К выходным шинам HCIIH подключен постоянный потребитель 47 энергии, требую щий высокого качества напряжения питания.

Блок 11 синхронизации моментов коммутации потребителя 46 с моментами замыкания и размыкания ключевого элемента i совместно с многонходовым ключом 23 обеспечивает ступенчатое увеличение тока нагрузки потребителя 46 от 0 до номинального тока при подключении потребителя 46 к выходным шинам HCTIH и ступенчатое уменьшение тока нагрузки потребителя 46 при отключении потребителя 46.

Элемент 17 управления предназначен для создания сигналов управления схемой 11 синхронизации на подключение и отключение потребителя 46. По его командам логическая схема переводит транзисторный ключ 23 за несколько тактов работы ИСПН в открытое или закрытое состояние, что соответствует подключению к выходу ИСПН или отключению от него потребителя 46.

В

Для обеспечения синхронной работы ключевого элемента 1 и многовходового транзисторного ключа 23 служат компараторы 7 и 8, имекщие гистерезисные характеристики, входы которых соединены с ныходами генератора 6 пилообразного напряжения и уси1561 6 ность импульсов, которые поступают на DLC-фильтр 2, формирующий на своем выходе стабилизированное напряжение, которое является напряже5 нием питания потребителей 46 и 47.

Выходное напряжение и напряжение эталонного источника 4 подаются на инвертирующие входы усилителя 3 рассогласования, на выходе которого формируется напряжение ошибки.

При равенстве резисторов, соединяющих инвертирукнцие входы компаратора †модулято 5 с выходами усилителя 3 рассогласования и генератора 6 пилообразного напряжения, переключения компаратора-модулятора 5 будут происходить в момент, когда сигналы на выходах усилителя .рассогласования

20 и генератора 6 равны по амплит чде и имеют разные знаки.

Компаратор-модулятор 5 управляет состоянием ключевого элемента 1.

Для устранения провалов в выбросов выходного напряжения необходимо,. чтобы часTb единовременно коммутируемой нагрузки не создавала скачок тока, превышающий размах пульсаций тока дросселя DLÑ-фильтра 2. При

30 этом увеличение тока нагрузки должно осуществляться в момент, когда ток дросселя имеет максимальную величину, а уменьшение — в момент, когда ток дросселя минимален. Это достигается, во-первых, разбиением всей нагрузки на и частей, коммутация каждой из которых не создает изменение тока, превьпнающего пульсацию тока дросселя DLC-фильтра 2 и, во-вторых, соответствующей синхронизацией моментов переключения.

Для осуществления такой синхронизации компараторы 7 и 8 имеют гистерезисные характеристики, сдвинутые

45 соответственно относительно нуля вправо или влево. Ширина петли гистерезиса больше размаха выходных пульсаций, но меньше амплитуды выходного напряжения генератора 6 пилообразно50 ro напряжения

Импульсы с выходов компараторов 7 и 8 поступают на С-входы D-триггеров 12 и 13 и на первые входы логических элементов И 14 и 15 соответ5 157 лителя 3 рассогласования. Сюда же под ключены входы компаратора-модулятора 5.

На .входе блока 11 синхронизации установлены два D-триггера 12 и 13, которые С-входами соединены с выходами соответственно компараторов 7 и 8. D-входы D-триггеров объединены, соединены с выходом элемента 17 управления, а выходы 0-триггеров 12 и 13 соединены с вторыми входами элементов И 14 и 15 соответственно, к первым входам которых подключены выходы компараторов 7 и 8. соответственно, третьи входы соединены с выходом элемента 17 управления, причем элемент И 15 — через элемент

НЕ 18. Выходы элементов И 14 и 15 подключены к входам элемента ИЛИ 16, выход которого соединен с С-входом регистра 22 сдвига, вход S, которого соединен с выходом элемента И 20, а вход SO соединен с выходом элемента И 21. Входы Р -D, D регистра 22 соединены с общей шиной, а на входы

D u R (инверсный) подан потенциал, соответствующий логической "1". ,Выход ()q регистра 22 соединен с пер-, вым входом элемента И 20, второй вход которого соединен с выходом элемента HE 18, Выход „ регистра 22 соединен через элемент НЕ 19 с вторым входом элемента И 21, первый вход которого соединен с вьгсодом элемента 17 управления, Выходы Оо-0 регистра 22 связаны с эмиттерами входных транзисторов 2430 соответственно, а выходы g -0 7 связаны с базами транзисторов 24-30 соответственно транзисторного ключа 23. Выход g регистра 22 связан с базой основного силового транзистора 38. Коллекторы входных транзисторов 24-30 связаны с базами силовых транзисторов 31-37 соответственно, эмиттеры которых подключены к общей шине ИСПН, а коллекторы— к балластным резисторам 39-45 соответственно. Другими выводами балластные резисторы 39-45 соединены с коллекторами транзисторов 32-38.

Коллектор силового транзистора 38 соединен с силовым выводом потребителя 46, другой вывод которого соединен с выходной шиной ИСПН, а эмиттер транзистора 38 соединен с общей шиной.

ИСПН работает следующим образом.

Ключевой элемент 1 преобразует напряжение питания в последователь55

В начальном состоянии потребитель 46 отключен, элемент 17 управления находится в положении Отключить нагрузку". На его выходе при

1571561 этом имеется потенциал нулевого уров. ня (логический "О").

Логический "О" с выхода элемен та 17 управления поступает на D-вхо5 ды триггеров 12 и 13. На выходах триггеров 12 и 13 устанавливаются сигналы: "О" — на выходе триггера 12, "1" — на выходе триггера 13 (инверс,ный выход). На выходе элемента И 14 устанавливается О; на выходе элемента НЕ 18 - 1". На выходе элемен та И 15 имеется последовательность

|импульсов (с выхода компаратора 8), т.е. на его 2-м и 3-м входах имеются " 1". На выходе элемента ИЛИ 16 имеется та же последовательность импульсов, что и на выходе элемента И 15.

На выходах - регистра 22 име1 о„,у, ются логические О . В результате на выходах элементов И 20 и 21 имеется логический "0", так как на первые входы элементов И 20 и 21 подаются

"О", а на вторые входы — "1" соответ- 25 ственно. Элемент НЕ 19 инвертирует сигнал на выходе „ регистра 22, поэтому на его выходе — "1". На С-вход регистра 22 поступают импульсы с выхода элемента ИЛИ 16, однако он сохраняет свое прежнее состояние

g -О» = О, так как на его режимных входах S S установлены логические "О" (с выходов И 20 и 21).

Логические "О" с выходов 0 -9 регистра 22 подаются на эмиттеры транзисторов 24-30 многовходового транзисторного ключа 23, базы транзисторов 24-30, 38 которого соединены с выходами ; регистра 22 соответст- 40 венно, При этом транзисторы 24-30, 38 находятся в состоянии отсечки, так как на их базы и эмиттеры подаются одинаковые потенциалы U =- О, 11 соответствующие логическим О". Транзисторы 31-37 находятся в состоянии отсечки по той же причине. В результате ток нагрузки не протекает через потребитель 46, таким образом он отключен от выхода ИСПН.

Данное состояние схемы является начальным.

Для подключения потребителя 46 элемент 17 управления переводится в

ll 1! состояние Подключить нагрузку

Логическая 1 поступает на D-входы . триггеров 12 и 13, на элементы И 14 и 21 на элемент HE 18 и через него

Ф

l l 1! на элементы И 15 и 20 поступают О

В результате элемент И 21 перев водится в состояние 1, а на выходе элемента И 15 устанавливается "О", При этом заканчивается подготовка схемы 11 синхронизации к началу подключения потребителя 46, Далее последовательность импульсов, снимаемых с выхода компаратора 7 поступает на С-вход реверсивного регистра 22 сдвига, вызывая с каждым импульсом появление сигнала логической "1" на выходах Г „,g „ -(..

После появления логической "1" на выходе Ц 7 по сигналу второго элемента НЕ 19 на входе S реверсивного регистра сдвига будет сформирован сигнал логического "0", что закрепит дальнейшую работу упомянутого регистра 22.

По сигналу О равному логической

"1", насытятся вспомогательной 24 и коммутирующий 31 транзисторы, подключая тем самым потребитель 46 через последовательно включенные балластные .резисторы 39-45 к выходному выво ду °

После появления сигнала логической "1" на выходе Ч, насытятся вспо.могательный 25и коммутирующий 32 тран- зисторы, исключая из последовательной цепи балластный резистор 39. Ток потребителя 46 при этом увеличится.

Описанный процесс продолжается до момента появления сигнала логической 1 на выходе Q, по которому насытится силовой ключ 38, подключая потребитель 46 непосредственно к выходному выводу.

Для отключения потребителя 46 переключатель элемента 17 управле11 ния переводится в положение Отключить нагрузку". На выходе элемента 17

I T I I управления появляется логическии О который поступает на D-входы триггеров 12 и 13, на входы элементов И 14 и 21 и элемента НЕ 18. На выходе элемента НЕ 18 появляется "1", которая поступает на входы элементов

И 15 и 20. При этом на выходе И 20 появляется " 1", так как на 1-м sxoде И 20 уже имеется "1". В результате регистр 22 переводится в новый режим ($, = 1, S = 0 с выходов И 20 и 21) — записи (и последующего сдвига в разряд 0<) логического "О" в разряд 0 . В разряд 17 в этом режиме запишется "0", так как на входе D>

10 му входу второго элемента И, вторые входы первого и второго элементов И подключены соответственно к прямому и инверсному выходам первого и второго D†- триггеров,, а их выход, ы соединены с входами элемента ИЛИ, силовой ключ подключен между общей шиной и выводом для подсоединения дополнительной нагрузки, о т л.ич а ю шийся тем, что, с целью повышения качества выходного напряжения путем устранения провалов и выбросов напряжения при коммутации нагрузки со скачкообразным изменением тока, в него введены третий и четвертый логические элементы И, второй элемент НЕ, и-разрядный реверсивный регистр сдвига и многовходовой транзисторный ключ, включающий в себя и-1 вспомогательных и п-1 коммутирующих транзисторов и и — 1 балластных резисторов, а первый и второй логические элементы И снабвать.

Формул а изобретения

9 1571561 имеетсЯ "0", а запись в ра идет со входа D

Далее последовательность импульсов с выхода компаратора 8 последовательно запишет сигнал логического

"0" на выходы О 0 - регистра 22.

После появления логического "0" на выходе регистра 22 на его входах

S и S, будут сформированы сигналы логического "0" ° Далее по сигналам компаратора 8 по мере перезаписи сигнала логического "0" в младшие разряды регистра 22 ток потребителя будет уменьшаться до его полного отключения.15

При этом, так как каждый раз при подключении, так и отключении потребителя 46 изменение суммарного тока нагрузки не будет .превышать размах тока дросселя выбросы и провалы вы- 20 ходного напряжения будут отсутство25

Импульсный стабилизатор постоянного напряжения, содержащий ключевой элемент, DLC-фильтр, усилитель рассогласования, источник эталонного напряжения, компаратор-модулятор, генератор пилообразного напряжения, два компаратора, два управляемых источника напряжения смещения, два D — триг— гера, первый и второй логические элементы И, элемент ИЛИ, первый элемент

НЕ, элемент управления и силовой ключ, причем последовательно соединенные ключевой элемент и И.С-фильтр включены между входным и выходным выводами, компаратор-модулятор. выходом подключен к управляющему входу ключевого элемента, а входом соединен с выходами усилителя рассогласо— вания и генератора пилообразного напряжения, а также с одними разноименными входами обоих компараторов, другие разноименнь е входы которых подсоединены к выходам соответствующих управляемых источников напряжения смещения, первый вход усилителя рассогласования подключен к выходу источника эталонного напряжения, а второй вход соединен с выходным выводом, выходы компараторов подсоединены к С-входам соответствующих D-триггеров, D-входы которых объединены и подключены к выходу элемента управления, первому входу первого логического элемента И и входу первого элемента НЕ, BblxopoM подключенного к первц30

55 жены третьими входами, причем выходы компараторов дополнительно подключены к третьим входам первого и второго логических элементов И, выход элемента ИЛИ подсоединен к Свходу и-разрядного реверсивного регитра сдвига, выход 0 которого непосредственно подсоединен к первому. входу третьего логического элемента П, а выход 0 „, через второй элемент НЕ подключен к первому входу четвертого логического элемента И, второй вход которого подключен к выходу элемента управления, второй вход третьего логического элемента И подсоединен к выходу первого элемента

НЕ, выходы третьего и четвертого логических элементов И подсоединены соответственно к входам S u Sо и-разрядного реверсивного регистра сдвига, используемые п-1 первых выводов которого соединены с соответствующими эмнттернь ми входами вспомогательных транзисторов многовходового транзисторного ключа, базовые входы которых связаны соответственно с последними и-1 выходами упомянутого Tl ðàçðÿäíoãîi реверсивного ре-, гистра сдвига, причем его выход

П, связан с управляющим входом силового ключа, коллекторные выходы вспомогательных транзисторов связаны с базами соответствующих коммути-, рующих транзисторов, эмиттеры которых соединены с общей шиной, причем

Составитель 10, Опадчий

Техред М.Дидык Корректор О.Кравцова

Редактор Т.Лазоренко

Заказ 1511

Тираж 655

Подпис ное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, И-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101

ll 1571561 12 (i-1)-й балластный резистор соединен чен между коллектором (n-1)-ro комсвоими выводами с коллекторами i- ro мутирующего транзистора и выводом (i+1)-го коммутирующих транзисторов, для подключения дополнительной нагруз(п-1)-й балластный резистор вклю- ки. (