Арифметическое устройство по модулю

Арифметическое устройство по модулю

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов. Цель изобретения - сокращение аппаратурных затрат. Арифметическое устройство по модулю содержит дешифраторы, группы элементов И, элементы ИЛИ, сумматор по модулю два, элементы И, элементы НЕ, группы элементов ИЛИ коммутатор, шифраторы с соответствующими связями. Сущность изобретения состоит в реализации модульных операций умножения, сложения и вычитания путем использования одного коммутатора с уменьшенным количеством элементов при сохранении всех функциональных и технологических возможностей устройства. 4 ил., 7 табл.

СООЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) А1 (51)5 G 06 F 7/72

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К A ВТОРСКОМ У СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21 ) 4474273/24-24 (22) 16.08.88 (46) 15.06.90. Бюл. Р 22 (72) О.Н.Фоменко, В,А.Краснобаев, В.П. Ир хин, А. А, Жур авлев, С. И. Куцый, С. В. Иванов и В.M. Панков (53) 681. 325 (088. 8) (56) Авторское свидетельство СССР

Р 1030799, кл. G 06 F 7/49, 1982, Авторское свидетельство СССР

)) 1107122, кл. G 06 F 7/72, 1983. (54) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО ПО

МОДУЛЮ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислитель"

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирую— щих в системе остаточных классов.

Цель изобретения — сокращение аппаратурных затрат °

На фиг. 1-3 представлена схема арифметического устройства по модулю; на фиг.4 — схема коммутатора (для значения модуля ш,равного одиннадцати).

Устройство (фиг. 1-3) содержит первый дешифратор 1, второй дешифратор

2, первую и вторую группы элементов

И 3 и 4 соответственно, первый и второй элементы ИЛИ 5, 6 соответственно, сумматор 7 по модулю два,первый, второй и третий элементы И 8,9, 2 ных машинах и устройствах, функционирующих в системе остаточных классов. Цель изобретения — сокращение аппаратурных затрат. Арифметическое устройство по модулю содержит дешифраторы, группы элементов И, элементы ИЛИ, сумматор по модулю два,элементы И, элементы НЕ, группы элементов ИЛИ,коммутатор, шифраторы с соответствующими связями. Сущность изобретения состоит в реализации модульных операций умножения, сложения и вычитания путем использования одного коммутатора с уменьшенным количеством элементов при сохранении всех функциональных и технологических возможностей устройства. 4 ил. 7 табл.

10 соответственно, первый и второй элементы НЕ 11, 12 соответственно, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятый, одиннадцатый, двенадцатый, тринадцатый и четырнадцатый элементы И 13 — 23 соответственно, вход 24 признака операции сложения устройства, вход 25 признака операции вычитания устройства, третий элемент ИЛИ 26, третий элемент НЕ 27, первую и вторую группы элементов ИЛИ 28,29 соответственно, третью и четвертую группы элементов И 30, 31 соответственно, третью группу элементов HJlH 32, пятую и шестую группы элементов И 33, 34 соответственно, четвертый элемент НЕ 35, четвертую группу элементов ИЛИ 36, выход 37 устройства, коммутатор 38, 1571583

Таблица1

Таблица 2

О 1 2 3

11 10 9 8

11 10

0 1

9 8 7 6

2 3 4 5

О 0

7 . 6

3 1

10 7

6 2

О 0 О О

10 9 8

7 5

О О О О

2 3 4 5

6 8 10

9 1 4

5 9

О 0

Т а бл и ц а 4

6 1

7 2

8 3

9 4

10 .5

7 6 5 4

5 4 3

3 2

1 аа5, 11

3

3 с п рвого по пятый шифраторы 39-43 соо ветственно, седьмую группу элеме, ов И 44, вход 45 признака операции умножения устройства, восьмую и девятую группы элементов И 46 и 47 соответственно, четвертый элемент

ИЛИ 48, десятую. группу элементов

И 49, пятый элемент ИЛИ 50, одиннадцатую группу элементов И 51, шестой элемент ИЛИ 52, входы 53 и 54 перво и второго операндов устройства соответственно, выход 55 коммутатора 38, выход 56 сумматора 7 по мод ю два, выход 57 элемента НЕ 12, вы од 58 элемента И 15, выход 59 эл мента И9 выход 60 элемента И10, вы од 61 элемента И 8.

;. >

I (.Таблицы для реализации модульных оп раций сложения и вычитания можно совместить. Числовые значения, соответствующие входным значениям,предс1

ТаблицаЗ

Коммутатор 38 (фиг. 4 ) содержит группу информационных входов 67.Д-626 коммутатора, группу управляющих входов 6 31-б 3g коммутат ор а, выходы

64,-64, разрядов выхода 55 коммутатора, группу элементов ИЛИ 65,группу элементов И 66. Шифраторы 39-43 реализованы посредством групп эле10 ментов ИЛИ. !

Рассмотрим примеры реализации различных операций над операндами

A и В для модуля> равного одиннадцати.

Операция умножения в зависимости от соотношения индексов операндов реализуется согласно табл. 1 или 2. тавляются в зависимости от соотношения индексов табл. 3, 4 и 5. Стоббец (-В) соответствует модульной операции яичитания, 71583

О, если 0 А(В) (m — значение модуля таблицаб

Оп ер ация О я ) S(„,) Таблица,Р

gA-=7 (a (ь я Ps

gA i| 8 я Уа я= 0 у„=1, г,=о

Ь= в

Умножение

Сложение

11

Вычитание

II

57

56

58

59

56

61

1

4

5

4

5 15

Анализируя таблицы, можно сделать вывод, что необходимо дополнительно соответствующим образом коммутировать пары входных операндов А и В при различных модульных операциях, а также при разных сочетаниях индексов

04 и для реализации трех модульных операций на одном коммутаторе,реализующем симметричные. свойства рассматр и в аемых таблиц, l

m+ 1

1 если — — — - А(В )

У

Первый режим — определение резульl тата модульного умножения А,В (допой m) (управляющий сигнал х, присутствует на входе 45). Первый А и второй В операнды поступают на соответствующие дешифраторы и 2. C выхо-да дешифратора 1 операнд А при А = 0 поступает на соответствующий элемент ИЛИ 28 первой группы, а при А — — 1 — на соответ- . ствующие элементы И 3, 30 первой, третьей групп. Операнд В при = 0

0 Ь поступает на соответствующий элемент

ИЛИ 29 второй группы, а если

1 — на соответствующие элементы

И 4, 31 второй и четвертой групп.Так как производится операция модульного умножения, то сигнал на выходе элемента 26 отсутствует, а с выхода третьего элемента НЕ 27 сигнал подается на входы элементов И 3, 4 пер вой и второй групп. На выходе седьмоIro элемента И 16 сигнал отсутствует, следовательно через четвертый элемент

НЕ 25 сигнал поступает на входы элементов И 34 шестой группы, Далее операнды поступают на входы коммутатора 38. Элементы ИЛИ шифратора 39 и элементЫ ИЛИ шифратора 40 реализуют двойное представление результата опеб

Работу устройства удобно рассматривать в трех режимах.

Перед разбором работы устройства в каждом режиме рассмотрим формирова5 ние сигналов выбора таблицы,соответствующих проводимой модульной операции (х, +. -), а также отражающих со" отношения между операндами А и В, Эти сигналы формируются посредством элементов ИЛИ 5 и 6, И 8, 9, 10 и 15,,НЕ 11 и 12 и сумматора 7 по модулю два. Сведем данные в табл. 6, обозначив через Б(я, t g ) номер BbIxo ,да отражающий соотношения операндов

Аи В.

30 рации модульного умножения согласно табл. 1 и 2 соответственно. Сигнал с выхода 55 коммутатора 38 поступает на эти элементы, При А = ь результат операции

35 модульного умножения через элементы

И 44 седьмой группы, а при gA ф ( через элементы И 46 восьмой группы поступит на соответствующие входы элементов ИЛИ 32 группы. С выходов этих

4р элементов результат в двоичном коде поступает на выход 37 устройства.

Второй режим — определение результата операции модульного сложения

45 (А + В) (гной ш) (управляющий сигнал

"+" присутствует на входе 24).Слагае" мые А и В поступают на дешифраторы ) и 2 ° Если 1 я= в = 0 или ya = .в = — 1 (III =,), то прохождение операндов до коммутатора 38 происходит так же, как и в случае модульного умножения, При gA II 6 на выходе четырнадцатого элемента И 23 появляетI ся сигнал, который проходит через третий элемент ИЛИ 26 и открывает элементы И 30 и 31 третьей и четвертой групп (элементы И первой 3 и второй 4 групп в этом случае закрыты) осуществляя коммутацию входных опе1571583

10 а блица 7.

4 5 6

16 19

14 17

9 13

4 10

10 5

15 . 11

7 12

2 8

8 3

14 9

17 13

20 18

21

18

ll

6 аидов согласно табл.5. Сигнал с вы ода коммутатора 38 поступает на элементы ИЛИ шифраторов 41-43, которые формируют результат операции модульНого сложения согласно табл. 3, 4 и

5 соответственно. Сигнал "+" со входа 24 r,oñòóïàåò на входы десятого элемента И19, одиннадцатого элемента И?О и четвертого элемента И 13, На второй вход одного из этих элеентов поступает сигнал в зависимос ти от соотношения входных операндов А и В. Г) Уд (g= 01 ?) 4"

I; 3) (4 ф $>). Сигнал с, выхода десятого элемента И19 (при — $ > = О ) через четвертый эле-! мент ИЛИ 48 поступает на входы эле ментов И 47 девятой группы и результат операции модульного .сложения че,рез элементы ИЛИ 32 группы поступает на выход 37, При других соотношениях входных операндов работают соответствующие элементы.

Третий режим — определение результата операции модульного .вычитания, (A — В) (шой ш) (управляющий сигнал"-" присутствует на входе 25).Уменьшаемое А и вычитаемое В поступают на дешифраторы 1 и 2 соответственно, При t A = 0 и $ = 1, а также при tA= 1 и (s = О (FA kb ) прохождение .операндов до коммутатора 38 происходит как и в случае модульного сложения, При It g = II сйгнал с выхода седьмого элемента Иlб поступает через третий элемент ИЛИ 26 на входы элементов И 30 и 31 третьей и четвертой групп, открывая их.Одновременно сигнал с выхода седьмого элемента I416 поступает на входы элеКоммутатор 38 обладает симметрией относительно левой диагонали, что необходимо для реализации табл,,1-5.

Реализация этих таблиц с помощью шифраторов 39 - 43 производит- . ся следующим образом, Пусть, например, необходимо скоммутировать выментов И 33 пятой группы и открывает их т.е. производится необходимое соединение согласно входных операндов А и В согласно табл.5. Сигнал

5 ии со входа 25 поступает на входы двенадцатого элемента И 21, тринадцатого элемента И22 и восьмого элемента И17. На второй вход одного из этих элементов поступает сигнал в зависимости от соотношения входных операндов 1) (4= О, (= 1;

2) 0д= 1, / = О, 3) д = .Сигнал с выхода двенадцатого элемента

И21 (д —— О, = 1) через четвертый элемент HJN 48 поступает на входы элементов И47 группы. Результат модульной операции вычитания через элементы ИЛИ 32 группы поступает на выход 37 устройства, Следовательно. в данном случае будет реализована табл. 3, Рассмотрим работу коммутатора (фиг.4). Группа элементов ИЛИ 65

25 объединяет попарно группу входов 62 с группой входов 63i с одинаковыми. индексами, где i — индекс входа (i — 1,2,3,4,5,6). Группа элементов И 66, выходы которых образуют выходы 64i. р азрядов (i = 7,..., 21 ) реализуют все сочетания пар при коммутации выходов элементов HJlH 65 группы, а элементы И 66 группы, выходы которых образуют выходы 64з. (i = 1,...,6), попарно объединяют группу входов

621 с группой входов 63i с одинаковыми индексами, В табл. 7 представлены индексы (5,) выходов 641 коммута" тора 38, на которых появляется сигнал в зависимости от сигналов на входах 62i и 63i. ход 64 „q коммутатор а 38 с элементами ИЛИ вышеперечисленных шифраторов, Этот выход образуется на пересечении входа 62, группы и входа 63з группы, следовательно нужно полу";ить на выходе числа 8, 3, 6 5 и 1, соответствующие элементам табл, 1, 2, 3, 4

1571583 и 5 соответственно. Двоичное представление этих чисел следующее: 8,д

= 1000, 3„= 00112 6,о = 0110, 5 = 0101, 1 о = 0001, Количест— во элементов ИЛИ н шифраторах равно количеству разрядов выхода 37. Следовательно, если пронумеровать элементы ИЛИ в шифраторах слева направо от

"1" и "4", то необходимо соединить выход 64 коммутатора 38 с первым элементом ИЛИ шифратора 39, с третьим и четвертым элементами ИЛИ шифратора

40 и т.д. Необходимо отметить, что используются при соединении только единицы в двоичном представлении результата модульных операций.

Дополнительный положительный эффект заключается в получении резуль- т ат а в двоичном коде. 20

Формул а изобретения

Арифметическое устройство по модулю, содержащее первый и второй дешифраторы, с первой по шестую группы 25 элементов И, с первого по шестой элементы ИЛИ, сумматор по модулю два, с первого по четырнадцатый элементы

И, с первого по четвертый элементы

НЕ, с первой по третью группы элемен- 30 тов ИЛИ и коммутатор, причем входы первого и второго операндов устройства соединены соответственно с входами первого и второго дешифраторов, младшие выходы групп первого и второ- 35 го дешифраторов соединены соответственно с первыми входами элементов ИЛИ первой и второй групп, старшие выходы групп первого и второго дешифраторов соединены соответственно с входами 40 первого и второго элементов ИЛИ, выход первого элемента ИЛИ соединен с входом первого слагаемого сумматора по модулю дна, выход которого соединен с первыми входами первого, третье- 45

ro и пятого элементов И, с входом второго элемента НЕ, выход которого соединен с первыми входами второго, шестого и девятого элементов И, выход второго элемента ИЛИ соединен с входом первого элемента НЕ, выходы седьмого и четырнадцатого элементов

И соединены соответственно с входами третьего элемента ИЛИ, выход которого соединен с входом третьего элемента НЕ, вход признака операции вычитания устройства соединен с первым входом седьмого и двенадцатого элементов И, выходы элементов ИЛИ третьей группы являются выходом уст" р ой ства, выходы элементов ИЛИ втор ой группы соединены с входами соответствующих элементов И шестой группы, отличающееся тем,что, с целью сокращения аппаратурных затрат, оно содержит четвертую группу элементов ИЛИ, с седьмой по одиннадцатую группы элементов И, с первого по пятый шифраторы, причем выход первого элемента ИЛИ соединен с вторыми входами первого и второго элементов И, выход второго элемента ИЛИ соединен с вторым входом третьего элемента И и входом второго слагаемого сумматора по модулю два, выход которого соединен с первыми входами четырнадцатого и четвертого элементов

И, выход первого элемента HF. соединен с вторым входом шестого элемента И, выход которого соединен с первым входом десятого элемента И, выход второго элемента НЕ соединен с первым входом восьмого элемента И, выход вто рого элемента И соединен с первым входом одиннадцатого элемента И, выход первого элемента И соединен с первым входом тринадцатого элемента

И, вход признака операций сложения устройства соединен с вторыми .входами четырнадцатого, десятого, одиннадцатого и четвертого элементов И,вход признака операции вычитания устройства соединен с вторыми входами вось мого и тринадцатого элементов И, выход третьего элемента И соединен с вторым входом двенадцатого элемента

И, выход второго элемента НЕ соединен с вторым входом седьмого элемента И, выход коммутатора соединен с входами шифраторов с первого по пятый, выходы первого шифратора соединены с первыми входами соответствующих элементов И седьмой группы,вторые входы которых соединены с выходом пятого элемента И, второй вход которого соединен с вторым входом девятого элемента И и входом признака операции умножения устройства, выходы второго шифратора соединены с первыми входами соответствующих элементов

И восьмой группы, вторые входы которых соединены с выходом девятого элемента И, выходы третьего шифратора соединены с первыми входами соответствующих элементов И девятой группы, вторые входы которых соединены с выходом четвертого элемента HJM, 157 входы которого соединены соответственно с выходами десятого и двенадцатого элементов И, выходы четвертого шифратора соединены с первыми входам л соответствующих элементов И десяткой группы, вторые входы которых соединены с выходом пятого элемента ИЛИ, входы которого соединены соответственно с выходами одиннадцатого и тринадцатого элементов И, выходы пятого шифратора соединены с первыми входами соответствующих элементов И одиннадцатой группы, вторые входы которых соединены с выходами шестого элемента ИЛИ, входы которого соединены с выходами четвертого и восьглого элементов И соответственно, выходы элементов И седьмой, восьмой, девятой, десятой и одиннадцатой групп соединены соответственно с входами первого по пятый соответствующих элементов ИЛИ третьей группы, выходы элементов ИЛИ первой группы соеди- ь йены с соответствующими информационными входами группы коммутатора, управляющие входы группы которого соединены с выходами соответствую— щих элементов ИЛИ четвертой группы, Выходы элементов И пятой и шестой групп соединены соответственно с первыми и вторыми входами соответствующих элементов ИЛИ четвертой группы, 1583 t2 выход седьмого элемента И соединен с первьии входа и элементов И пятой группы и входами четвертого элемента

НЕ, выход которых соединен с вторыми входами, элементов И шестой группы, выходы элементов ИЛИ второй группы перекрестно соединены с вторыми входами элементов И пятой группы, стар1О шие выходы группы первого дешифратора соединены соответственно с первыми входами элементов И первой группы и перекрестно — с первыми входами элементов И третьей группы, выходы элементов И первой и третьей групп соединены соответственно с вторыми и третьими входами соответствующих элементов ИЛИ первой группы, старшие выходы группы второго дешифратора

2О соедлнены соответственно с первыми входами элементов И второй группы и перекрестно — с первыми входами элементов И четвертой группы, выходы элементов И второй и четвертой групп

25 соединены соответственно с вторыми и третьими входами соответствующих элементов ИЛИ второй группы, выход третьего элемента ИЛИ соединен с вторыми входами элементов И третьей и

3ц четвертой групп, выход третьего элемента HE соединен с вторьъял входами элементов И первой и второй групп, )57!583

1571583

Составитель А. Клюев

Техред Л. Сердюкова .

Кор ректор Л, Пат ай

Редактор А, Допииич

Заказ 1512 Тираж 569 Подпи с но е

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раумская наб., д. 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул. Гагарина, 101