Устройство для контроля цифровых узлов

Устройство для контроля цифровых узлов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано при отладке, контроле и диагностике узлов цифровой вычислительной техники. Целью изобретения является расширение функциональных возможностей за счет обеспечения тестирования узлов с двунаправленными выводами. С этой целью в устройство, содержащее блок микропрограммного управления, регистр теста, N-разрядный ключ, блок задания тестов и анализа реакций, введены группа из K регистров данных, блок счетчиков импульсов, группа из N элементов И, группа из N элементов задержки и группа из K регистров ответа, где N=K. 10 ил.

СООЭ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (gg)5 (l 06 F 11/26

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР!

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ (21) 4278774/24-24 (22) 06 ° 07.87 (46) 15.06.90. Вюл. Р 22 (71) Конструкторское бюро Шторм" при Киевском политехническом институте им. 50-летия Великой Октябрьской социалистической революции (72) В.Г,Галаган, Т.В.Ивасенко и Ь.А,Некрасов (53) 681.32(088,8) (56) Авторское свидетельство СССР

М 1246099, кл, С 06 Р 11/22, 1986.

Авторское свидетельство СССР

М - 1156078, кл. С 06 F 11/26 1985. (54) УСТРОЙСТВО ЛЛЯ КОНТРОЛЯ ЦИФРОВЫХ УЗЛОВ

Изобретение относится к вычислительной технике и может быть использовано при откладке, контроле и диагностике узлов цифровой вычислительной техники.

Цель изобретения — расширение функциональных возможностей устройства за счет обеспечения тестирования узлов с двунаправленными выводами °

На фиг 1 изображена структурная схема устройства; на фиг.2 — один из возможных примеров блока микропрограммного управления;.на фиг.3—

6 — блок-схема алгоритма работы бло- ка микропрограммного управления; на фиг.7 — формат адреса на входе блока микропрограммного управления; на фиг.8 — один из возможных примеров

ÄÄSUÄÄ 1571593 А 1

2 (57) Изобретение относится к вычислительной технике и может быть использовано при отладке, контроле и диагностике узлов цифровой вычислительной техники. Целью изобретения является расширение функциональных возможностей за счет обеспечения тестирования узлов с двунаправленными выводами. С этой целью в устройство, содержащее блок микропрограммного управления, регистр теста, п-разрядный ключ, блок задания тестов и анализа реакций, введены группа из К регистров данных, блок счетчиков импульсов, группа из и элементов И,группа из и элементов задержки и группа из К регистров ответа, где и = К. 10 ил. выполнения блока счетчиков импульсов; на фиг. 9 — временная диаграмма импульсов, выдаваемых блоком счетчиков импульсов; на йиг.10 — один из возможных примеров выполнения блока задания тестов и анализа реакций.

Устройство для контроля цифро-. вых узлов содержит (фиг.1) блок 1 задания тестов и анализа реакций, блок 2 микропрограммного управления, входы которого соединены с выходами блока 1, регистры 3 данных общей разрядностью п, информационные входы которых соединены с информационными входом-выходом блока 1, и-разрядный регистр 4 теста, вход которого соединен с выходами регистров 3, а выход — со входом и-разрядного ключа 5 с тремя состояниями на выходе, 1571593! ныход которого является выходом устройства для подключения ко входу кон, тролируемого узла. Кроме того, устройство содержит элементы И 6, пер-! 5 вые входы которых соединены с соответствующим выходом регистра 4, вторые входи — через элемент 7 задержки ; с тем же выходом регистра 4, а выход — с управляющим входом (входом 1О управления третьим состоянием) ключа 5, регистры 8 ответа с тремя устойчивыми состояниями на выходах общей разрядностью и, входы которых подключены к выходам ключа 5, а выходы соединены с информационным входом-выходом блока 1, блок 9 счетчиков импульсов, информационные входы которого подключены к информационннму входу-выходу блока 1, управляющие входы блока 9 подключены к выходам блока 2, а первый, второй и третий выходы соединены с синхровходом регистра 4 теста, синхровходами регистров 8 ответа и синхровходом объ- 25 екта контроля соответственно. Выходы ключа 5 через резисторы 10 соединены с источником питания, а синхровходы регистров 3 и входы управления считывания (третьим состоянием) ре.гистров 8 соединены с выходами блока 2.

Блок 2 микропрограммного управления (фиг,2) имеет традиционную структуру и содержит мультиплексор 11 условий, формирователь 12.следующего адреса, ПЗУ !3 микрокоманд, регистр

14 микрокоманд, дешифратор 15 микрокоманд. Входы 16 мультиплексора 11 соединены с адресным портом блока 1, входы 17 мультиплексора 11 — с ли- 40 ниями логических условий блока 1.

Выход мультиплексора 11 соединен с первым входом формирователя 12, выход которого соединен со входом ПЗУ

13, выход ПЗУ 12 микрокоманд — со входом регистра 14..Три выхода регистра 1.4 соединены соответственно со вторым входом формирователя 12, входом дешифратора 15 и управляющим входом мультиплексора 11. Все выходы де.шифратора 15 равноценны и составляют множество выходов блока микропрограммноFo управления.

Блок 9 счетчиков импульсов может быть построен по схеме, приведенной на фиг.8. В его состав входят вычитающие счетчики 18, 19, 20 и 21, тактовый генератор 22, I)-триггер 23, RS-триггер 24. Входы разрешения запи- . сн 25> 26 и 27 счетчиков 18, 19 и

20 соответственно, а также синхровход 28 1)-триггера 23 соединены с выходами блока 2. Информационные нходы.счетчиков 18, 19 и 20 объединены между собой и составляют информационный вход 29 блока 9, соединенный со входом — выходом данных блока 1.

Прямой выход триггера 23 соединен с управляющим входом тактового генератора 22, а инверсный — со входом !! (!

Запись — счет вычитающего счетчика 21 ° Выход тактового генератора 22 соединен а синхровходами счетчиков

18,, 19, 20 и 21. Выходы переноса счетчиков 19 и 20 соединены с установочными входами RS-триггера 24, выход переноса счетчика 21 соединен с

R-входом триггера 23, Инверсный выход старшего разряда счетчика 21, выход переноса счетчика 18 и выход триггера 24 образуют соответственно выходы 30, 31 и 32 блока 9. Выход 30 соединен с синхровходом регистра 4 теста, выход 31 — с синхровходом регистра 8 ответа, а выход

32 — с синхронходом объекта контроля.

Блок 1 задания тестов и анализа реакций (фиг.10) содержит буферный регистр 33 данных, буферный регистр

34 адреса, шифратор 35 управления каналами и блок Зб обработки прерываний. 16ииа 37 соединяет блоки 33-36 с блоками 2, 3, 8 и 9, а шины 38-42 адреса, данных и управления используются для связи этих блоков с ЭВМ

43. 33M 43 обеспечивает реализацию алгоритмов генерации тестов и анализа реакций (фиг.3).

Устройство работает следующим об-. разом, После включения устройства выполняется настройка блока 9. Настройка заключается в задании временных параметров выходных синхроимпульсов с выходов 30, 31 и 32 путем записи в счетчики 18, 19 и 20 кодов, определяющих задержки !. z 4 (фиг,9).

Зта операция осуществляется следующим образом, На вход блока 1 выдается команда записи, сопровождаемая адресом абонента и колол! информации, подлежащей записи.

Блок 2 анализирует состояние линий управления. Алгоритм работы бло- ка 2 управления представлен на фиг.З6, Как только бпок 2 !!пре.. епяет,что появился сигн л "p1 еш! ние записи, 5 157 он приступает к анализу разрядов адреса, задающего адрес абонента в устройстве.

На фиг,7 представлен формат адреса на входе блока 1. Разряд 4 отведен для признака обращения к регистру 3 данных, разряд 3 — для признака обращения к регистру 8 ответа. Разряды 0-2 для задания адреса регистра. При отсутствии указанных признаков адрес регистра "0" соответствует адресу счетчика 18, адрес "1" — счетчику 19, адрес "2"— счетчику 20, адрес "3" — триггеру

23. При присутствии "1" в разряде признака обращения к регистру 3 адрес регистра "0" соответствует нулевому регистру 3, адрес "1" — перному регистру 3 и т.д. При наличии

"1" в разряде признака обращения к регистру 8 ответа адрес регистра "0" соответствует нулевому регистру 8 ответа, адрес "1" — первому регистру 8 ответа и т,д, Проанализировав состояние разрядов адреса, блок 2 управления формирует сигнал на выходе дешифратора

15, соединенном со входом соответствующего регистра (фиг.3). Появление сигналов на одном из входов 25, 26 или 27 -приводит к загрузке в счетчик 18, 19 или 20 соответственно информации из блока 1.

После загрузки параметров в блок

9 производится загрузка регистров

3 элементами тестирующего слова. 3агрузка производится через блок 1. Из блока 1 поступают адрес соответствующего регистра 3, информация для записи и сигнал "разрешение записи".

Совокупность элементов тестирующего слова, хранящихся в регистрах 3, составляет одно тестирующее воздействие. После .загрузки требуемого числа регистров 3 необходимо осуществить передачу их содержимого в регистр 4 теста. Эта операция осуществляется с появлением в блоке 1 адреса триггера 23. При этом блок 2 управления выдает сигнал входного. воздействия с входа 28 на блок 9, а послед. ний — с заданной задержкой импульсы с выходов 30, 31 и 32. В результате появления сигнала на выходе 30 осуществляется прием информации иэ ре- . гистра 3 в регистр 4 и на выходе последнего появляется тестирующее сло- во. Это слово поступает на входы эле

1593 ментов 7 задержки, входы элементов

И 6 и ключа 5. С выхода ключа 5 оно поступает на объект контроля — на входы регистра 8.

Рассмотрим работу одного разряда ключа 5 совместно с подключенным к нему элементом И 6 и элементом 7 задержки. Пусть выход ключа 5 подключен к пассивному входу объекта узла контроля, а на выходе регйстра

4 теста — нулевое логическое состояние. Тогда на выходе элемента б, а следовательно, и на управляющем входе ключа 5 будет нулевое логическое состояние. При этом ключ 5 будет находиться в активном состоянии и логический уровень на его выходе будет определяться состоянием его ин20 формационного входа, т,е. будет ну.— левым. Как только состояния на выходе регистра 4 теста изменятся на единичные, выход ключа 5 также примет единичное состояние и обеспечит

25 быстрый (за счет малого выходного сопротивления) перезаряд выходной емкости объекта узла контроля. С задержкой Т, определяемой элементом 7 задержки, на выходе элемента 7 появится логическая "1". В результате на выходе элемента 6 также появится логическая "1" и переведет ключ 5 в третье устойчивое состояние. С этого момента времени логический уровень на выходе ключа 5 будет определяться делителем, состоящим из резистора .10 и входного сопротивления объекта узла контроля. Выбирая номинал R резистора 10 из условия

Еи k„ (k + Кн» V„îð, где Е и на,пряжение источника пйтания; К— входное сопротивление объекта контроля; V,я,р — пороговое напряжение логической "1"; на входе ключа 5 notl н лучим уровень логическои 1

11ри переключении разряда регистра 4 из единичного в нулевое элемент

6 будет закрыт, ключ 5 переведен в активное состояние и на его выход пройдет нулевой уровень с информационного входа.

Таким образом, когда вход объекта узла контроля находится в пассивном состоянии, логический уровень на нем будет повторять логиче55 ский уровень на выходе регистра 4 теста, а время переключения логических сигналов будет определяться ха. рактеристиками ключа 5.

1571593

50

Пусть, вход объекта контроля находится в активном состоянии (т.е. является выходом). В этой ситуации (. логический уровень на выходе ключа

5 должен определяться состоянием объекта контроля. Это условие мо, жет быть выполнено за счет перево1 ! да ключа 5 в третье устойчивое со, стояние путем установки разрядов регистра 4 теста в "1".

Таким образом, предложенная схема включения элементов 7 (в качестве элемента 7 задержки может быть использована RC-цепочка), элементов !, 6,. резисторов .10 и ключа 5 обеспе чивает как подачу тестирующих воз действий на объект контроля, так и получение с него результатов тести, рования.

Тестирующее слово на выходе ключа 5 сопровождается синхроимпульсом,,выдаваемым блоком 9 с выхода

32. Параметры импульса и его временное расположение относительно момен- 25 та приема в регистр 4 теста задается на этапе настройки блока 9. Структура блока 9 может быть построена, в соответствии с фиг,8. (Этот блок обеспечивает управле-! ние временными параметрами синхроимпульсов при помощи кодов, загружаемых в его счетчики по входу 29 из блока 1. Из блока 1 в блок 9 поступают три m-разрядных кодов; код б, код l, код, загружаемые в счетчики 18, 20, 19 соответственно путем подачи сигналов управления на выходы 25, 27, 26 соответственно.

Названные три кода определяют времен- 40 ные соотношения и форму синхроимпульсов, приведенную на фиг.9, где временные интвервалы б, бз, пропорциональны кодам: код б„, код код б,б, причем интервал б„, а также длительности первого и второго синхроимпульсов фиксированы..Отсчет временных интервалов осуществляется от переднего фронта импульса входного воздействия, поступившего на вход 28 с блока 2 управле-, ния. Коэффициент пропарциональности между кодом и соответствующим интервалом определяется периодом Т тактового генератора 22, работающего в л 55 стартостопном режиме, т.е. б; = код

Р г б1. т„°

Значение периода Т может достиг гать 10 нс при исполнении управляющих формирователей на микросхемах быстродействующей эмиттерно-связанной логики (например, серии 500), Разрядность кодов обычно может приниматься равной 7-12 двоичных разрядов в зависимости от максимальных значений

1 временных интервалов. Эта константа записывается в счетчик по сигналу с тригг ра 23.. Приход синхроимпульса на вход 28 прекращает запись в счетчик 21, разрешая счет, После загрузки в счетчики 18, 20, 19 кодов б,, p q из блока 1 и

) и загрузки в счетчик 21 константы (2

1) подается сигнал запуска на вход

28 блока 9, по переднему фронту которого устанавливается триггер 23.

Прямой выход триггера 23 включает генератор 22, инверсный устанавливает режим вычитания счетчика 21 °

Под воздействием тактовых импульсов происходит вычитание кодов из всех счетчиков. По достижении нулевого значения кода в каждом счетчике формируется импульс переноса, временное положение которого смещено относительно сигнала с входа 28 управления на время, пропорциональное коду, На первом выходе 30 синхроимпульс появляется, когда код в счетчике 21 станет равным 2 — 1. По доСтижении нулевого значения кода в счетчике 21 формируется импульс переноса, который сбрасывает триггер

23 по входу сброса. Выходы переноса счетчиков 19 и 20, воздействуя на

RS-входы триггера 24, обеспечивают формирование .на выходе триггера синхроимпульса с выхода 32 для объекта контроля положительной полярности, Разряды тестирующего слова и разряды реакции объекта узла контроля поступают на вход регистра 8 ответа..

Момент приема в регистр 8 определяется импульсом с выхода 31 из блока

9. Временной сдвиг импульса относительно момента приема в регистр 4 теста определяется на этапе настройки блока 9. После приема информации в регистры 8 ответа может выполняться ее считывание.. Чтение производится путем выдачи команды чтения и соответствующего адреса. Блок 2 управления, выделив сигнал "разрешение счиI тывания" и проанализировав разряды адресного порта, выдает сигнал на выходе дешифратора 15, соединенном со входом управления третьим состоянием соответствующего регистра

8 ответа (фиг.3-6).

Дальнейшая обработка слова может быть выполнена по произвольному ал-. горитму. Например, реакция объекта контроля выделяется из всего слова и сравнивается с требуемым значением: тестирующие разряды слова сверяются с исходными на предмет выявления отказа в тестируемом объекте. формула изобретения

Устройство для контроля цифровых узлов, содержащее блок микропрограммного управления, блок задания тестов и анализа реакций, регистр теста и п-разрядный ключ, i-й инфор-; мационный вход которого (1 «4 i (п) соединен с i-м разрядом выхода регистра теста, вход кода операции и вход логических условий блока микропрограммного управления подключены соответственно к выходу режима контроI ля. и выходу признака контроля блока задания тестов и анализа реакции, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения тестирования узлов с двунаправленными выводами, оно содержит группу из регистров данных, блок счетчиков импульсов, группу из п элементов И, группу из и элементов задержки и группу из k регистров ответа, j-ые разряды выходов которых (1 < j (ш, m = и

= †-) объединены с j-ми разрядами

k информационных входов регистров дан.ных группы .и блока счетчиков импуль7159 3 10 сов и соединены с j-ми информационными входами-выходами блока задания тестов и анализа реакций, синхро5 вход 1-го регистра данных группы (1 4 1 4 k) подключен к 1-му выходу блока микропрограммного управления, I входу управления считыванием 1-го регист1 а ответа соединен с (k+1)-м выходом блока микропрограммного управления, выходы с (2k 1)-ого по (2k+4)-й которого подключены соответственно к первому, второму и третьему входам разрешения записи и синхровходу блока счетчиков импульсов, j-й разряд выхода 1-го регистра данных группы соединен с одноименным разрядом информационного входа регистра теста, i-й разряд выхода

20 регистра теста подключен к входу i-го элемента задержки группы и первому входу i-го элемента И группы, второй вход и выход iòão элемента И группы соединены соответственно с выхо25 дом i-го элемента задержки группы и i-м управляющим входом п-разрядного ключа, -й разряд информационного входа 1-ro регистра ответа группы подключен к одноименному разряду выхода и-разрядного ключа, причем в совокупности они образуют j-й разряд входа-выхода устройства для подключения к входу-выходу объекта контроля, первый и второй выходы блока счетчиковимпульсов соединены с синхровходамй соответственно регистра теста и регистров ответа группы,а третий выход блока счетчиков импульсов является выходом устройства для

40 подключения к синхровходу объекта контроля. )5 71593

1571593

1571593

9 Л Г 1 О пав пою

Адрес абалента

1571593

Составитель Г.Виталиев

Редактор И.Сегляник Техред М.Ходанич Корректор Л.Патай

Подписное

Заказ 1513

Тираж 569

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

11ЗО35, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101