Устройство для вычисления быстрого преобразования фурье

Устройство для вычисления быстрого преобразования фурье

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной цифровой технике и может быть использовано в системах цифровой обработки сигналов. Цель изобретения - упрощение устройства. Это достигается за счет того, что в состав устройства входят генератор тактовых импульсов,счетчик, четыре блока постоянной памяти, блок умножения, два блока буферной памяти, две группы из A (A - простое число) вычислительных блоков первого типа, каждый из которых содержит буферный регистр, регистр результата, сумматор и триггер, две группы из B /B - простое число

A<SP POS="POST">.</SP>B=N - размер преобразования/ вычислительных блоков второго типа. Каждый из них содержит коммутатор, триггер, сумматор, две группы из А буферных регистров. 8 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

Р1) С 06 F 15/332

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Ю блоков первого типа 9.р (р=!,А), каж- 2 дый из которых состоит из сумматора

10.р, регистра (результата) !l,р, р1 буферного регистра 12.p, триггера 13.р, первую общую информационную шину 14, группу вычислительных блоков 15.р (p=l,В), каждый © 1 иэ которых состоит из триггера 16.р, коммутатора 17.р, группы буферных регистров 18.р, k (k=1,А), сумматора 19,р, группь буферных регистров

20.р.k. (k=1,À), блок 21 постоянной памяти, блок 22 умножения, третью . общую информационную шину 23, третью группу вычислительный блоков второго типа 24.р (р=l,В),.каждый иэ которых состоит иэ триггера 25.р, коммутатора

26.р, группы буферных регистров

27.р.k (k=1,А), сумматора 28.р, груп-. пы буферных регистров 29.р.k (k=1,A), ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4478042/24-24 ! (22) 24.08,88 (46) 15.06.90. Бюл. 11 22 (72) Д. В. I:орчев, Ю. С. I аневский, И.А.Коноплицкий, 0.11.Поваренко и Т.II.ßðöóí (53) 681.32(088.8) (56) Авторское свидетельство СССР

9 1196894, кл. G 06 Г 15/332, 1985.

Авторское свидетельство СССР

В 1348815, кл. G 06 F 15/332, 1987. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ БЫСТРОГО ПРЕОБРАЗОВАШ1Я ФУРЬЕ (57) Изобретение относится к вычислительной цифровой технике и может быть использовано в системах цифроИзобретение относится к вычислительной цифровой технике, предназначено для вычисления быстрого преобразования Фурье и может быть использовано в системах цифровой обработки сигналов.

Целью изобретения является упрощение устройства за счет снижения аппаратурных затрат.

На фиг, 1 — 8 изображена структурная схема устройства для вычисления быстрого преобразования Фурье.

Устройство (фиг. 1 — 8) содержит информационный вход 1, блок 2 буферной памяти, генератор 3 тактовых импульсов, счетчик (по модулю И) 4, блок 5 постоянной памяти, вторую общую информационную шину 6, шину 7 синхронизации, блок 8 постоянной памяти, первую группу вычислительных

„„SU„„571611 А 1

2 вой обработки сигналов. Цель изобретения — упрощение устройства. Это достигается эа счет того, что в состав устройства входят генератор тактовых импульсов, счетчик, четыре блока постоянной памяти, блок умножения, два блока буферной памяти, две группы из А (A — простое число} вычислительных блоков первого типа, каждый из которых содержит буферный регистр, регистр результата, сумматор и триггер, две группы из В ( — простое число, AxB=N — размер преобразования) вычислительных блоков второго типа.

Каждый из них содержит коммутатор, триггер, сумматор, две группы иэ А буферных регистров. 8 ил.

1571611 четвертую общую информационную шину

30, группу вычитательных блоков первого типа 31,р {р 1,A), каждый из которых состоит из сумматора 32,р, реги-5 стра (результата) 33.р, буферного регистра 34,р, триггера 35 ° р, выходы

36,р (р=1,4) блока 5 постоянной памяти, двухразрядные выходы 37.р (р1, 2x(A+8)) блока 8 постоянной памяти, блок 38 буферной памяти, информационный выход 39 всего устройства, блок 40 постоянной памяти, выходы 40 - 41.р

{р1,2В) блока постоянной памяти.

Устройство вычисляет быстрое преоб- 5 разование Фурье по алгоритму Винограда с периодом в С отсчетов, где С=Ах хВ (А и  — простые числа).

Рассмотрим работу устройства потактно. При описании работы устройст- 2р ва применены следующие сокращения:

См — сумматор, Тр — триггер, Рг — регистр, ББП вЂ” блок буферной памяти, ПЗУ (пронумерованный выход) — блок постоянной памяти, Ум — умножитель. 25

Для конкретизации примем А=З, B=5 а период преобразования будет равен 15, число М=18. С генератора поступают прямоугодьнЬ е импульсы типа меандр.

Будем полагать, что триггеры, регист- ЗО ры во всех вычислительных элементах срабатывают по переднему фронту синхросигнала (положительный перепад).

Первые 15 тактов работы мы опускаем для счета, поскольку за это время входные отсчеты Х(р) (р=1,15) в прямой последовательности поступают с входа 1 в ББП 2.. После этого следуют три. такта паузы, поскольку счетчик 4 работает rro модулю 11=18. Со следующе- 40 го такта входные отсчеты Х(р) в нужной нам последовательности поступают в первую общую информационную шину, 1 такт. ББП 25 X(0).

2 такт. ББП 2=Х(5); Рг 12.1=X(0);

ПЗУ 5 (36.1)="1"; См 10.1=

=Х(0), 3 такт. ББП 2=Х(10); ПЗУ 5 (36. 1) ="Ф";

Pr 12.1=Х(0); См 10.1-=0;

Тр 13.1="1"; Рг 12.2=Х(5};

См 10.2=X(0)+X(5); Рг 11.1=

=Х(О), 4 такт. ББП 2=Х(3); См 10. 1=0;

Рг 12.1=X(0); Pr 11.1=0;

Тр 13.1="О"; Pr 12.2=Х(5);

См 10.2=X(5); Pr 11.2=X(0)+

+X(5); Тр 13 ° 2="1"; Pr 12.3=

=Х(10); См 10.3=Х(0)+Х(5)+

+X.(1О) .

5 такт. ББП 2=Х(8); Pr 12.1=Х(3);

Рг 11.1=0; ПЗУ 5 (36.1)="1"

См 10.1=Х(3); Pr 12.2=X(5);

См 10.2=X(5) Pr 11.2 X(5)

Тр 13.2="О"; Рг 12.3=X(10);

См 10.3=X(5)+X(10); Pr 11,3=

= (7(1))=Х(0)+Х(5)+Х(10)}.

6 такт, ББП 2=Х(13); Pr 12. 1=Х(3);

Pr 11. 1= Х(3); ПЗУ 5 (36 ° 1) =

"О"р Тр 13 ° 1="1"; См 10.1=0;

Рг 12.2=Х(8); См 10.2=Х(3)+

+Х(8); Рг 11.2 X(5); Рг 12.3=

-Х{!О); См !0.3=X(5)-X(!0);

Pr 11 ° 3=(Y(2) =X(5)+X(10) ) .

7 такт. ББП 2=Х(6); Рг 12.1=Х(3);

Рг 11.1=0; См 10.1=0; Рг 12.2=

=Х(8); См l0,2=Х(8); Pr 11.2=

=Х(3)+Х(8); .Тр 13. 1="О";

Тр 13 ° 2="1"; Рг 12.3=Х(13);

См 10.3=Х(3)+Х(8)+Х(13);

Pr 11.3=(Y(3)=X{5)-X(10).

Дальше работа группы вычислительных блоков 9 продолжается по описанному алгоритму. Управляющие сигналы поступают на сумматоры вычислительных блоков 9 таким образом„ что на выходе первой группы получаем результат, равносильный умножению двух матриц (суммирование в скобках во второй матрице происходит по модулю 15);

1 1 1 Х(р)

О 1 х Х(р+5)

0 1 1 Х(р+1О) где Х(р) — входные отсчеты сигнала, р-"0,3,6,9,12.

Работу группы вычислительньгх блоков 15.р рассмотрим, начиная с 5-го такта.

5 такт. Pr 11.3=Y(1) (это значение и все последующие поступают на вторую общую информационную шину 6 для группы вычислительных блоков 15, поэтому в дальнейшем вместо знака Рг 11.3 будет 111 6, что означает

"шина 6"); ПЗУ 5 (36.2)="1"; (при "1" на управляющем входе коммутаторы 17.р группы 15 (условное обозначение К 17.р) передают информацию с первых входов; К 17.1=Y(1) См 19.1=

=Y(1) .

6 такт. ПЗУ 5 (36.2)="1"; 111 6=Y(2}

К 17.1=Y(2); Pr 18.1.1=Y{1);

CM 19.1=Y(2) Рг 20.1.1=Y(1).

7 такт. ПЗУ 5 (36. 2) ="1".; 111 6=7(3);

К 17.1=Y(3); Pr 18.1.1=Y(2);

Рг 18.1.2=Y(1); См 19 ° 1=Y(3) ф

157161!

15 такт.

10 такт

16 такт.!

2 такт

13 такт

17 такт.

14 такт

Рг 20. 1.1=Y(2) Рг 20.1.2=

=Y(1) .

8 такт. ПЗУ 5 (36,2)="0"; ПЗУ 40 (41.1)="1"; Тр 16.1 "1";

См 19.1=1; Рг 20.1.1=Y(3);

Рг 20.1.2=Y(2); Рг 20.1.3

=Y(1); К 17.2=7(4); См 19.2=

=7 (1) +7 (4) .

9 такт. Тр 16,1="t"- См 19.1 0;

Рг 20.1.1=0; Pr 20.1.2=7(3)!е

Рг 20. 1.3=7(2); К 17,2=Y(5);

Pr 20.2.1=Y(1) +Y(4); См 19.2

=7(2)+7(5); Рг 18.2.1=Y(4).

Тр 16.1="1"; Рг 20.1.2=0;

Рг 20.1.3=Y(3); К 17.2=Y(6);

Pr 20,2.1=Y(2)+Y(5) Рг

20.2.2=Y(1)+Y(4); См 19.2=

=Y(3)+Y(6); Pr 18.2.1=7(5);ð

Рг 18.2.2=7(4). 20

11 такт. Тр 16.1="0"; ПЗУ 40 (41.р/р=

=1,5/)="1"; Тр 16 2="1";

Рг 20.1.3=0; К 17.2=7(4);

Рг 20.2.1=7(3)+7(6); Pr

20.2.2=Y(2)+Y(5); Рг 20.2,3= 25

Y(1)+Y(4); См t9.2=Y(4), Рг !8.2.1=Y(6) Рг !8.2.2=

=Y(5); Pr. 18,2.3=Y{4); К

17.3=Y(7) См 19.3=Y(1)+Y(4)+

+7(7).

Pr 20. 1.3=0; К 17.2=Y(5);

Pr 20.2 ° 1 Y(4); Рг 20.2.2=

=Y(3)+Y{6); Pr 20,.2.3=7{2)+

+Y(5); См 19.2=Y{5); Рг

18.2.1=Y{4); Pr 18 ° 2,2=Y(6);

Рг 18.2.3=Y(5); К 17.3=Y(8);

Pr 18.3.1=Y(7); См 1,3=Y(2)+

+Y(5)+Y{8); Рг 20.3.1=7{1)+

+Y(4)+Y(7); Тр 16.2="1".

Тр 16.2="1."; Рг 20.1.3=0;

К 17.2=Y(6); Pr 20.2. f=Y(5);

Рг 20.2.2=7(4); Рг 20.2,3=

=Y(3)+Y(6); См 19.2=Y(6);

Pr 18.2.1=Y(5); Pr 18,2.2=

=Y(4) Рг 18 2,3 7{6) К 45

17.3=Y{9); Pr 18.3.1=Y(8);

Рг 18.3.2=Y{7); См 19.3=

=Y(3)+Y(б)+Y(9); Pr 20.3.1= —.Y(2)+7(5)+Y(8); Рг 20.3.2=

=Y(1)+Y(4)+7(7) .

ПЗУ 40 (41,р/р=1,5/)="1";

Тр 16,2="0"; Тр 16,3="i";

К 17.2=Y(4); Pr 20.1.3=0;

Рг 20.2.1=Y(6); Pr 20.2.2=

=7(5); Рг 20.2.3=7(4); См

19.7 ° 2=Y(4); Рг 18.2.1=Y(6)

Pr 18.2.2=Y(5); Рг 18.3.2=

=Y(8); Рг 18.2.3=Y(4); К

17.3=Y(7); Рг 18.3.1=.Y(9); б . Рг 8;3.3Y(7) g См 19.3=

Y(4)+Y(7); Pr 20.3.1=Y(3)+

+Y(6)+Y(9) Pr 20.3.2=Y(2)+

+Y(5)+Y(8)> Рг 20.3.3 Y(1)+

+Y(4)+7(7);ð К 17.4=Y(10);

См 19.4=7(1)+7(4)+7(7)+Т(10).

Тр 16,3 "1"; Рг 20. l 3 0;

К 17.3=Y(5); Рг 18.2.1 7(4);

Рг 18.2.2=Y(6); Pr 18 ° 2.3

=Y(5) См 19.2=Y(5); Рг

20.2.1 Y(4); Рг 20.2.2=Y(6)

Рг 20.2.37(5); К 17.3=Y(8);

Рг 18.3.1=Y(7); Pr 18.3.2=

=Y(9); Рг 18 ° 3.Ç=Y(8) CM

19.3=Y(5)+Y(8); Рг 20.3.1=

=Y(4)+Y(7)! Р1 20 ° 3.2=Y(3)+

+Y(6)+Y(9) Рг 20.3,3=Y(2)+

+Y(5)+Y(8); K f7.4=Y(11);

Pr 18.4.1=7(10)! Си 19.4=

Y(2)+Y(5)+Y(8)+Y(1l); Pr

20.4.1=Y(1)+Y(4)+Y(7)+Y(10) °

Тр 16.3="1"; Рг 20. 1.3=ОЙ

К 17.2=Y(6); Рг !8.2.1=Y(5);

Pr 18.2.2=Y(4); Рг 18.2.3=

=Y(6); См 19.2=Y(6); Рг

20 ° 2.1=7(5); Рг 20.2.2=7(4);ð

Pr 20.2.3=Y(6) К 17.3=Y(9)

Pr 18.3.1=Y(8); Рг 18.3.2=

=7(7)!е Pr 18.3.3=7(9); См

19.3=7(б)+7(9); Pr.20.3. 1=

=Y(5)+Y(8) Pr 20.3.2=Y(4)+

+Y(7); Pr 20.3.3=Y(3)+Y(6)+

+Y(9) К 17.4=Y(12); Pr

18.4=7(11); Pr 18.4.2=7(10)р

См 19.4=Y(3)+Y(6)+Y(9)+Y(12)

Рг 20.4.1=Y(2)+Y(5)+Y(8)+

+Y(l1); Рг 20.4.2=Y(1)+Y(4)+

+Y(7)+Y(f 0) .

ПЗУ 40 (41.р/р=1,5/)="1";

Тр 16.3="0"; Тр 16,4="1";

Рг 20.1.3=0; К 17.2=Y(4);

Pr 18.2.1=Y(6); Рг 18.2.2=

=Y(5); Рг 18.2.3=Y(4); См

19.2=Y(4) Рг 20.2.1=7(6);

Рг 20.2.2=Y(5) Рг 20.2.3=

=Y(4); См i9.3=Y(4)-Y(7);

К 17.3=Y(7) Pr l8.3.1=Y(9)

Pr 18.3,2=7(7) Рг 20.3.1=

=Y(6)+Y(9) Рг 20.3.2=Y(5)+

+Y(8); Рг 20.3.3=Y(4)+Y(7)

К 17.4=7(10);ð Рг 18.4.1= Y(f2); Рг 18.4.2=7(11);

Pr 18.4.3=Y(10); См 19.4=

=Y(4)+Y(7)+Y(f0)р, Pr 20.4.1= 7(3)+7(6)+7(9)+7 (12); Рг

20 ° 4.2=Y(2)+Y(5)+Y(8)+Y(11);

Йг 20.4.3=Y(1)+Y(4)+Y(7)+

+Y(10) К 17.5=Y(13); Си

l 57 1 611

Дальше ных блоко санному налы на ким обра получаем ножению м

) с ) ) о о о о о о о о ) -) о о

Y(p) т(р+)) х Y(p+2) т(р+з)

Y(p+4) о

19. 5 7(1)+Y (4)+Y (7)+Y (10)+

+Y(13) .

18 такт. Тр 16,4 "1"; Pr 20.1.3 0;

К 17. 2=Y(5); Pr 18. 2. 1-"Y (4);

Рг 18.2. 2 =7 (6) „Рг 18. 2. 3=

7(5).; См 19.2 7(5); Рг

20.2.1 7(4) р Рг 20,2,27(6);

Рг 20.2.37(5}; К 17.3 7(8);

Рг 18,3.17(7); Рг 18.3 ° 2=

Y(9); Рг 18.3.3 Y(8); См

19.37(5}-7(8)gð Рг 20.3.1= 7(4)-Y(7}; Рг 20.3.2=:Y(6)+

+Y(9); Pr 20.3.3=Y(5)+Y(8);

Е 17.4"7(11); Pr 18.4.1= 15

7(10) р Pr 18 ° 4 ° 2 =Y(12) 1

Рг 18.4.3=Y(11); См 19.4=

Y(5)+Y(8)+Y(11); Рг 20.4.1= Y(4)+Y(7)+Y(10);ð Рг 20,4.2= Y(3}+Y(6)+Y(9)+Y(12)„" Pr

° 20 ° 4.3=7(2)+7(5)+7(8)+7(11);

К 17.S=Y(14); Pr 18.5.1=

Y(13); Y(2)+Y(5)+Y(8)+Y(1l)+

+7(14)=См 19.5, 19 такт. Тр 16.4="1"; Pr 20.1.3=0;

Pr 18 ° 2.1=Y(5); Pr 18.2.2=

Y(4); Pr 18.2.3=Y(6);

К 17.2=7(б); См 19.2=Y(á);

Pr 20.2.1=7(5); Рг 20.2.2=

-"7(4)р Рг 20.2.3=7(6); К 30

17. 3=7(9); Pr 18. 3. 1=Y(8);

Рг 18.3.2=Y(7); Рг 18.3.3=

=7(9)р См 19.3=7(6)-Y{9);

Pr 20.3.1=Y(5)-Y(8); Pr

20.3.2=Y(4)-Y(7); Рг 20.3.3= 35

=Y(6)+Y(9) К 17.4=Y(12);

Pr 18.4.1=7(11); Pr 18.4.2=

=7(10); Рг 18.4.3=Y(12)

Рг 18.4.1=Y(11}; Pr 18.4.2=

=Y(10); Рг 18.4.3=Y(12);

См 19.4=7(б)+7(9)+7{12);

Рг 20.4.1=7(5)+7(8)+7(11);

Рг 20.4.2=7(4)+7(7)+7(10);

Рг 20.4.3=7(3)+7(6)+7(9)+

+7(12); К 17.5=Y(15); 45

Pr 18.5.1=Y(14); Рг 18.5.2=

=Y(13); См 19.5=Y(3)+Y(6)+

+Y(9)+Y(12)+Y(15) . работа группы вычислительв 15.р продолжается по опи- 50 алгоритму. Управляющие сигсумматоры 19.р поступают тазом, что на выходе группы 15 результат, равносильный уматриц:

55 где Y(p) — значения, поступающие на общую информационную шину

6 (р=1,6,11).

С информационного выхода вычислительного блока 15,5 значения поступают на вход блока 22 умножения, на другой вход которого приходят с ПЗУ

21 значения весовых коэффициентов и признаков. После Умножения в блоке 22 умножения значения поступают в третью общую информационную шину 23, Группа вычислительных элементов

24.р работает аналогично группе вычислительных блоков 15.р (р=1,5).

Управляющие сигналы на сумматоры 28.р поступают таким образом, что на выходе получаем значения, которые были бы получены при умножении двух матриц:

1 0

1 1

1 1

1 1

1 1

0 0 0 0

1 1 0 1

-1 1 0 — 1 х

0 -1 1 1

0 1 — 1 — 1

Y(p)

Y (p+1 )

7{р+г)

7 (р+3)

Ъ (р+4)

7{р+5) Формула изобретения

Устройство для вычисления быстрого преобразования Фурье, содержащее где Y(р) — значения, поступающие на третью общую информационную шину 23 {р=1,7,13).

С информационного выхода вычислительного блока 24.5 значения поступают на четвертую общую информационную шину 30.

Группа вычислительных блоков 31 ° р

{9=1,3) работает аналогично группе вычислительных блоков 9.р, для которой алгоритм описан выше ° Управляющие сигналы поступают на сумматоры 32.р таким образом, что на выходе вычислительных блоков получаем значения, которые были бы получены при умножении двух матриц:

0 0 X(k)

1 1 х X(k+1)

1 1 -1 Х (k+2) где Х(к) — значения, поступающие на четвертую общую информационную шину 30 (k=1,4,7, 10,13).

С информационного выхода 31 третьего вычислительного блока значения поступают на вход блока 38 буферной памяти, который на выход выдает значения в порядке поступления их на вход первого блока 2 буферной памяти.

1571611

10 генератор тактовых импульсов и первую . группу из А (А — простое число) вычислительных блоков первого типа, причем информационный выход l-го (1.=1, А-1) вычислительного блока

5 первого типа группы подключен к первому информационному входу (i+1)-ro вычислительного блока первого типа группы, первый вход синхронизации которого подключен к выходу синхронизации i-ro вычислительного блока первого типа группы, при этом вычислительный блок первого типа группы содержит сумматор, триггер, регистр результата и буферный регистр, выход которого подключен к первому информационному входу сумматора, второй информационный вход которого является первым информационным входом вычисли- 20 тельного блока первого типа, вторым информационным входом которого является информационный вход буферного регистра, тактовый вход которого соединен с тактовым входом триггера и 25 является первым входом синхронизации вычислительнага блока первого типа, вторым входом синхронизации которого является вход синхронизатора сумматора, выход которого подключен к инфар- 3Q .мационному входу регистра результата, выход которого является информационным выходом вычислительного блока первого типа, а т л и ч а ю щ е е с я тем, чта, с целью упрац ения, ана са35 держит счетчик, два блока буферной памяти, четыре блока постоянной памяти, блок умножения, вторую группу из

Л вычислительных блоков первого типа, первую и вторую группы из В ( — прас-4п тое число; N=AxB — размер преобразования) вычислительных блоков второго типа, причем информационный выход

j-ro (j=1, В-1) вы шслительнага блока второго типа группы подключен к первому инфармационяаму входу (3+

+1)-го вычислительного блока второго типа, первый вход синхронизации которого подключен к выходу синхронизации 1-га вычислительного блока второго типа группы, при этом выход генератора тактовых импульсов подключен к счетному входу счетчика, информационный выход которого подключен к адресным входам первого, второго, третьего и четвертого блоков постоянной памяти и первого и второго блоков буферной памяти, выходы с первой по четвертый первого блока постояннай памяти подключены к первьщ входам синхронизации соответственно первого вычислительного блока перного типа первой группы, первых вычислительных блоков второго типа первой и второй групп и первого вычислительного блока первого типа второй группы, К-й (К=1,Л) выход второго блока постоянной памяти подключен к второму входу синхронизации К-ro вычислительного блока первого типа первой группы, (К+Л}-й и (К+А+В)-й выходы второго блока постоянной памяти подключены к вторым входам синхронизации I(-x вычислительных блоков второго типа соответственно первой и второй групп, а (К+А+2В)-й выход второго блока ttoстояннай памяти подключен к второму входу сийхронизации К-го вычислительного блока первого типа второй группы, 1-й и (1+В)-й (1=(,B} выходы третьего блока постоянной паг мяти подключены к третьим входам синхронизации 1-х вычислительных блоков второго типа соответственно первой и второй групп, выход четвертого, блока постоянной памяти подключен к первому входу блока умножения, выход которого подключен к второму информационному входу (К-ro вычислительного блока второго типа второй группы, выход Б-ro вычислительного блока второго типа которой подключен к. второму информационному входу 1-га вычислительного блока первого типа нтарай группы, выход Л-га вычислительного блока первого типа которой подключен к информационному входу первого блока буферной памяти, выход которого является информационным выходом устройства, информационным нхацом которого является информационный вход второго блока буферной памяти, выход катарага подключен к второму ипфармационнаму входу 1-го вычислительнага блока первого типа первой группы, информационный выход Л-го вычислительного блока первого типа которой подключен к второму информационному входу I<-ro вычислительного блока второго типа первой группы, информационный выход В-га вычислительного блока второго типа которой подключен к второму входу блока умножения, причем вычислительный блок второго типа группы содержит триггер, коммутатор, сумматор, первую, вторую группы из Л последовательно соединенных буферных! 5716 регистров, при этом выход коммутатора подключен к первому информационному. входу сумматора и информационному входу первого буферного регистра ,первой группы, выход А-го буферного регистра которой подключен к первому информационному входу коммутатора, управляющий вход которого соединен с тактовым входом триггера и является перзым входом синхронйзации вычислительного блока второй группы, первым информационным входом которого является второй информационный вход сум матора, выход которого подключен к ин-15 формационному .входу первого буферного регистра второй группы, выход -ro

11 12 буферного регистра которой является информационным выходом вйчислительного блока второго типа, вторым информационным входом, вторым и третьим входами синхронизации которого являются соответственно второй информационный вход коммутатора, вход синхронизации сумматора и установочный входтриггера, при этом выход генератора тактовых импульсов подключен к входам синхронизации первого и второго блоков буферной памяти и тактовым входам буферных регистров вычислительных блоков первого и второго типов первой и второй групп.

157i61i

1571611

1571b11

1571611

Составитель А. Баранов

Редактор О.Спесивых Техред И,Дидык Корректор Э.Лончакова

Заказ 1514 Тираж 572 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва„ Ж-35, Раушская наб, д, 4/5

Проиэводственно-иэдательский комбинат "Патент", .г. Ужгород, ул. Гагарина, 101