Устройство для перевода выражений в польскую инверсную запись

Устройство для перевода выражений в польскую инверсную запись

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в автоматизированных системах обработки данных и производства программ для ЭВМ. Цель изобретения - расширение функциональных возможностей за счет обеспечения преобразования арифметических выражений, содержащих кроме бинарных операций двух приоритетов (сложение, вычитание - первый приоритет

умножение, деление - второй приоритет) бинарную операцию третьего приоритета (возведение в степень), унарные операции (знаки "плюс" и "минус") и логические операции "И", "ИЛИ", "НЕ", а также обеспечение полноты контроля, повышение быстродействия и сокращение аппаратурных затрат. Для достижения цели в устройство введены три дешифратора 5, 6 и 7 и блок 11 элементов И. Благодаря совмещению процессов преобразования выражений и обнаружения ошибок, а также существенному упрощению блока 3 микропрограммного управления в устройстве реализованы указанные преимущества. 3 ил, 5 табл.

СОЮЗ СОЩТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H А ST0PCH0MY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТЙЯМ

ПРИ ГКНТ СССР

1 (21) 4404418/24-24 (22) 05.04.88 (46) 15,06,90. Бюл. У 22 (72) В.К.Водопьянов, Н.И.Одриковский, В.А.Зубко, Г.В.Назарьян, С.П.Зайцев и В.Н.Волков (53) 681.325(088.8) (56) Авторское свидетельство СССР

Н- 890403> кл. (06 Р 15/38> 1978.

Авторскде свидетельство СССР

Ф 1130879, кл. G 06 F 15/38, 1982. (54) УСТРОЙСТВО ДЛЯ ПЕРЕВОДА .ВЬ1РАИ .—

НИЙ В ПОЛЬСКУЮ ИНВЕРСНУЮ ЗАПИСЬ (57) Изобретение относится к вычислительной технике и может быть использовайо в автоматизированных системах обработки данных и производства программ для ЭВИ. Цель изобретения— расширение функциональных возможностей за счет обеспечения преобразова„.80„„1571616 А 1 (gi)5 G 06 F 15/38

2 ния арифметических выражений, содержащих кроме бинарных операций двух приоритетов (сложение, вычитание— первый приоритет; умножение, деление— второй приоритет) бинарную операцию третьего приоритета (возведение в степень), унарные операции (знаки

"плюс" и "минус") и логические операции "И", "ИЛИ", "НЕ", а также обеспечение полноты контроля, повышение быстродействия и сокращение аппаратурных затрат. Для достижения цели в устройство введены три дешифратора 5, 6 и 7 и блок 11 элементов И. Благодаря совмещению процессов преобразования выражении и обнаружения ошибок, а также существенному упрощению блока 3

3 микропрограммного управления в уст- р ройстве реализованы указанные преиму- lg ф щества. 3 ил., 5 табл.

1571616

1, если находящаяся в регистре 1 лексическая единица есть операнд;

О, в противном случае;

1, если находящаяся в регистре скобка; .

О, в противном случае;

1, если находящаяся в регистре 1 лексическая единица есть энак плюс или минус;

Х—

О, в противном случае;

Изобретение относится к вычисли..тельной технике и может быть использовано в автоматизированных системах обработки данных и производства программ для ЭВМ.

Цель изобретения — расширение функциональных возможностей устройства эа счет обеспечения преобразования арифметических выражений с тремя уровнями приоритета бинарных операЦий, с логическими и унарными операЦиями, при одновременном обеспечении

Полноты контроля, повышении быстродействия и сокращении аппаратурных

Затрат.

На фиг. 1 представлена структурная схема предлагаемого устройства; на фиг. 2 — структурная схема блока памяти; на фиг. 3 — блок-схема микро" 20 программного управления устройством.

Устройство (фиг. 1) содержит входной регистр 1, дешифратор 2 лексических единиц, блок 3 микропрограммного управления, блок 4 памяти, пер- 25 вый дешифратор 5 (основ), второй дешифратор 6 (основ), третий дешифратор 7 (основ), блок 8 сравнения, коммутатор 9, выходной регистр 10, блок 11 элементов И.. Входной регистр

1 хранит очередную лексическую единицу исходного выражения. Дешифратор 2 лексических единиц разделяет единицы на,операнды, операции и скобки.

)I

Блок 4 памяти - память с последовательным безадресным принципом чтения с обеспечением возможности доступа для:чтения к трем старшим разрядам. Блок 4 памяти может быть выпол- 40 нен на реверсивных регистрах сдвига, которые осуществляют запись формируемых. блоком 3 микропрограммного управления и входным регистром 1 кодов лексических единиц в старшие N-е раз- 45 ряды, хранение записанной информацйи, поразрядный сдвиг содержимого влево или вправо, выдачу записанной информации из N (N-1), (N-2) разрядов °

Первый дешифратор 5 (основ) выделяет основы анализируемого выражения, включающие группу из трех единиц

tI, lt

Г*Г, где Р— код операнда; симlt tt вол * — код бинарной операции.

Второй дешифратор 6 (основ) выделяет основы анализируемого выражения следующих видов: "*F", "(F", "ОГ", где символ "*" — код унарной операции; (F — код открывающей скобки;

0 - код пустого символа, Третий дешифратор 7 (основ) выделяет основы вида "F" и " )", где символ ")" — код закрывающей скобки.

Блок 8 сравнения осуществляет сравнение приоритетов текущего и пре.— дыдущего кодов лексических единиц, хранящихся соответственно в (N-1)-м разряде блока 4 памяти и во входном регистре 1.

Коммутатор 9 управляет передачами лексических единиц между блоками устрой— ства и обеспечивает поступление лексических единиц иэ входного регистра 1 и блока 4 памяти в выходной регистр 10. .Выходной регистр 10 предназначен для хранения лексической единицы, которая может поступать иэ входного регистра 1 или из (N-i)-ro разряда блока 4 памяти. Поступление лексической единицы в регистр 10 осуществляется в том порядке, который имеет место для польской инверсной записи исходного выражения.

Блок 3 микропрограммного управления (ИПУ) управляет работой всех элементов устройства. Алгоритм функционирования бпока, 3 ИЛУ описан блоксхемой микропрограммного ъправления (фиг.З), где содержательный смысл входных (Х) и выходных сигналов у следующий: лексическая единица есть открывающаяся

1571616

1, если содержимое последнего разряда реверсивного регистра блока 4 памяти является кодом операнда или кодом закрывающей скобки;

О, в противном

1, если в двух основы ""F";

О, в противном

1, если в трех

Иран °

Э случае; последних разрядах блока 4 памяти находится код

Х =

5 случае; последних разрядах блока 4 памяти находится код основы

О, в противном случае-;

1-, если в двух последних разрядах блока 4 памяти находится код основы пан °

Х =

О, в противном случае;

1, если находящаяся в региетре 1 лексическая единица есть закрывающаяся скобка;

Х =

С

О, в противном случае;

1, если находящаяся в регистре лексическая единица есть знак конца ис" ходкого выражения " ";

О, в противном случае;

1, если значение кода лексической единицы, содержащейся в (N-1)-м разряде блока 4 памяти, больше значения кода лексической единицы, содержащейся во входном регистре 1;

О, с противном случае;

1, если в двух последних разрядах блока 4 памяти содержится код ocHoBbi

«ОГ™;

Х =

О, в противном случае; сброс в нуль регистров блока 4 памяти; ввод очередной лексической единицы во входной регистр запись кода нетерминала "F N разряд блока 4 памяти; запись содержимого входного регистра 1 в N разряд блока 4 памяти; переключение коммутатора 9 на запись лексической единицы иэ входного регистра 1 в выходной регистр !О переключение коммутатора 9 на запись лексической единицы из (N-1) разряда блока 4 памяти в выходной регистр 10; изменение кода приоритета лексической единицы во входном регистре 1 (устранение неоднозначности лексических единиц); сдвиг на 1 разряд вправо (в сторону старших разрядов) содержимого регистров блока 4 памяти; формирование сигнала "Входное выражение содержит ошибку"; формирование сигнала нормального завершения процесса перевода.

2

Ф

7

9

1 1в—

Входные сигналы Х <,Х2,Х8, Х и Х формируются дешифратором 2 лексичес- gp ких единиц. Сигнал Х формируется третьим дешифратором 7 (основ), сигналы Х,Х„,Х <, — вторым дешифратором . 6 (основ), сигнал Х < — первым дешифратором 5 (основ), сигнал Х1 — бло- 5

1о ком 8 сравнения. Выходные сигналы (микрокоманды) с У., по У„формируются блоком 3 микропрограммного управления.

Алгоритмом функционирования предусматривается бинарный четырехраэрядный код лексических единиц (табл. 1) .

При этом первые три разряда однозначно определяют код приоритета лексической единицы.

В связи с тем, что встречаемая в исходном выражении унарная операция и бинарная операция определяются одним и тем же символом входного алфавита, то их различать можно только по

1571616 контексту. Для .устранения этой неоднозначности входных выражений в устройстве предусматривается проверка условия (Х ЛХ ) и выполнение команды 7 .

В случае истинности условия Х-ЛХ (т.е. когда операция по контексту является унарной) производится формирование кода унарной операции путем из- !0 вменения приоритета (инвертированием значения разрядов регистра 1, содер- .

1кащих код приоритета). Такие же процедуры t устранения неоднозначности входных выражений выполняются и для унарной операции +.

Устройство работает следующим образом.

При включении устройства блок 3

ИПУ вырабатывает управляющий сигнал — сброс в нуль содержимого регистров блока 4 памяти. На следующем шаге блок, 3 вырабатывает управляющий сигнал Y — ввод очередной лексической

1 единицы исходного выражения во вход- 25 ной регистр 1. Затем лексическая единица поступает на дешифратор 2 лекси-ческих единиц и блок 8 сравнения. При .этом дешифратор разделяет их на операнды, операции, скобки открывающие, скобки .закрывающие и конец выражения.

Если поступавшая во входной регистр 1 лексическая единица есть операнд, то дешифратор 2 лексических единиц вырабатывает сигнал Х,=1, который запускает блок 3 ИНУ. Управляющие сиг.налы (микрокоманды Y u Y ) блока 3

ИПУ переключают коммутатор 9 на запись операнда иэ регистра 1 в выходной регистр 19 и осуществляют запись 40 кода нетерминала "Р" в N разряд блока 4 памяти. Затем блок 3 ИПУ вырабатывает управляющий сигнал ввода следующей лексической единицы во входной регистр 1 (микрокоманду у ), 45

Если поступившая но входной регистр 1 лексическая единица есть открывающая скобка, то дешифратор 2 лексических единиц вырабатывает сигнал Х,7=1, который запускает блок 3

МПУ на выработку управляющих сигналов записи открывающейся скобки из входного регистра 1 н N разряд блока 4 памяти (микрокоманда 7 ) и вворВ следующеи лексическои единицы so 55 входной регистр 1 (микрокоманда Y<).

Если поступившая но входной регистр 1 лексическая единица есть закрывающая скобка нли произвольная операция, sa исключением операции плюс и минус,. то дешифратор 2 лексических единиц вырабатывает сигнал

Х.=0, Выполняемые в этом случае действия по управлению процессом записи лексических единиц иэ входного регистра 1 в блок 4 памяти или записи иэ блока 4 памяти в выходной регистр

10 осуществляются в зависимости от значения входных сигналов Х,Х,,Х „

Х и Х,, формируемых соответственно дешифраторами (оснон) 5 и 6 (Х,Х

7 и Х ), дешифратором 2 лексических единиц и блоком 8 сравнения.

Если поступившая во входной регистр 1 лексическая единица есть операция плюс или минус, то дешифратор 2 лексических единиц вырабатывает сигнал (Х =1), который указывает на возможную неоднозначность поступившей на вход операции. Последующие действия ныполняются н зависимости зт значения входного сигнала Х4, формируемого дешифратором 7 (оснон).

Если X--1, т.е. содержимое N ro разряда блока 4 памяти является кодом нетерминала "Г" или закрывающей скобкой, то операция плюс или минус идентифицируется как бинарная и последующие действия выполняются устройством в зависимости от значения входных сигналов Х,-<, Х „ и Х;, формируемых соответственно дешифратором 6 и 5 (оснон) и блоком 8 сравнения. Это действия по управлению процессом записи

1t операции из входного регистра в блок

4 памяти и из блока 4 памяти н выходной регистр 10. Они описываются ниже.

EcJIH X<=0 To oBepBIJHR HJINc HJIH MHHYc идентифицируется как унарная и блок 3

ИПУ вырабатывает микрокоманду Y изменение кода приоритета операции, находящейся во входном регистре 1, а затем выполняются те же описываемые ниже действия, что и при X =1

Действия устройства по управлению процесса записи операции из входного регистра 1 н блок 4 памяти и из блока 4 памяти н выходной регистр 10 являются следующими.

Если Х =1, т.е. в (N-1) и И разрядах блока 4 памяти содержится код основы "*Р", то блок 3 11ПУ вырабатывает микрокоманду (<, в соответствии с которой коммутатор 9 переключается на запись кода операции из (N-1) -го разряда блока 4 памяти н выходной регистр 10 а затем осуществляет сверт1571616 1,0 ку основы "+F" в "F" (микрокоиащ а

У Уэ). Свертка производится преем сдвига содержимого регистра блока 4 памяти йа один разряд вправо, что соответствует затиранию .самой старшей лексическоч единицы основы "Ю" и последующей записи кода нетерминана

"F" в N разряд блока 4 памяти. Выполнение микрокоманд Y и У<Уз повторяет-

I0 ся до тех пор, пока дешифратор основ

6 не выработает сигнал Х .=О.

Если Xs 0, XC 1, Х =1, т..е. в трех старших разрядах блока 4 памяти содержится код ocHoBhl "F*F" и приори, 15 тет операции *", находящейся в (N-1) разряде блока 4 памяти, больше приоритета лексической единицы входного регистра 1, то блок 3 ИПУ вырабатывает микрокоманду У У8У>, В соответствии 20 с эточ командой коммутатор 9 переключается на запись кода операции из .(N-1)-го разряда блока 4 памяти в выходной регистр 10 н затем осуществляется свертка кода основы "F*F" в "F"

Эта свертка производится путем сдвига содержимого регистров блока 4 памяти на 2 разряда вправо (микрокоманда

Y У ) . Выполнение микрокоманды YIIY повторяется до тех пор, пока не будет сформирован один иэ трех сигналов:

X5=1 Х (=0 H Х to

Если Х =1, то выполняются действия, описанные выше. Если Х =0 и Х =0 или

Х = 0 и Х =1, при этом Х „= >, т.е. приоритет кода операции " "", находящейся в (N-1) -м разряде блока 4 памяти, меньше приоритета лексической единицы входного регистра 1, то блок 3 ИПУ вырабатывает микрокоман- 40 ду Y. — запись содержимого регистра 1 в старший разряд блока 4 памяти, а затем вырабатывает микрокоманду У ввод следующей лексической единицы во входной регистр 1.

Если Х =0 и Х< = ), но значения входных сигналов Х. и Х равны единице, т.е. в (N-1) и N разрядах блока 4 natt/ lt мяти содержится код основы (F, а во входном регистре 1 находится лексическая единица — закрывающаяся скобка, то блок 3 ИПУ вырабатывает микрокоманду YIIY - свертку основы вида с

"(F" в Р, а затем вырабатывает микрокоманду Y< — ввод очередной лексической единицы во входной регистр 1.

Устройство осуществляет перевод входного выражения в инверсную польскую запись до тех пор, пока дешифратор 2 ла ссЮЧасщжад@фщ не выраб,отае-т ° сижкал Х, Ф и @6}@цфр@тор":6 (:основ) не выработает .сигнал Х „=1, т.е, пока во входной регистр 1 не поступит знак конца,выражения ф и пока в блоке 4 памяти не будет произведен сброс в нуль всех разрядов, @@чимая от -1 до (N-1) включительно,. Выработка сигнала

Х =1 определяется необходимостью записи всех находящихся в блоке 4 памяти кодов операций в выходной регистр 10 °

Запись операций в регистр 10 осуществляется из (N-1) разряда блока 4 памяти, При этом каждая такая запись сопровождается освобождением старших разрядов блока 4 памяти от кодов логических единиц, используя свертку "*F" в "F" или свертку "F F" в "F. в зависимости от сформированного в текущий момент одного из двух сигналов: Х =1 или Х =1.

В том случае, если во входном регистре находится знак конца выражения, а в (N-1) разрядах блока памяти не содерлмтся лексических единиц, т.е.

Х> 1 и Х „ =1, то блок 3 МПУ формирует сигнал Нормальное завершение процесса" (микрокоманда Y „ ), вырабатывается сигнал "Останов" и процесс перевода исходного выражения в инверсную польскую запись прекращается.

В том числе, если во входной регистр поступил знак конца выражения, но (N-1) младших разряда не освобождены от лексических единиц (Х «=0) и при этом дешифраторами 5 и 6 (основ) сформированы сигналы Х =О и Х =О, т.е. не выполняется ни одна из разрешенных сверток, то блок 3 ИПУ вырабатывает сигнал Входное выражение содержит ошибку" (микрокоманда Y>), формируется сигнал "Останов и устройство прекращает работу.

Работу предлагаемого устройства дополнительно проиллюстрируем на нескольких примерах. Для наглядности процесс преобразования исходных выражений будем описывать пошагово, представляя на каждом шаге содержимые: входного регистра 1,. блока 4 памяти и выходного регистра 10, а также задействованные при этом входные сигналы и микрокоманды.

Пример 1. Пусть исходное выражение имеет вид (a+b)xc4, где а,b,ñ — операнды; "+","х" — знаки операций; "ф" - символ конца выражения.

1 в, 1 157161

o®anodyne прГебб р,аз,ов»анке данного выражения приввдеко»;в паба. 2,:где для представления содержимых старших разрядов блбка 4 памяти (атолбец 5) используются следующие обозначения .

"F " — код операнда»; — код бинар;ной о.перации.;

""(" - код очщрывающей скобки1;

") " — код закрывающей скобки, "0" — код пувтого символа.

Щ б%нпа»устройатва начинается со оброка »в»филь всех;раарядов блока. 4 пфм фи. :.(йкpокemaц a У ) и завершает ф ф",+ 4ф %fQQo93 G .ВиЩЙО ти6(Й 1ми нзла 4фз 9Ще Щ еуйейКе щщцеиеФ (<микрфко» " да» У. ф,.;Go.:àâå о:сща1нов.:а уьт= р »йе» . !: ввивдном.:.региещде 1О запи-сано- вйражеиив в виде ай ис„-Эаоя порядо о.иМцавнния вимэвлов воо-шкет»вт- 20 вует полвской инвер HQH 3 апиеи исходнОго выражения.

Пример 2. Пусть исходное выражение имеет вид a+be-cg, Это выражЕние в ожпячие от примера 1, где испфльзуютв»я только бина»рные операции дВух приоритетов», вк»нючает унар ную операцию минус. П»ошаговое преобразование данного выражения представлено в табл. 3,, где в графе 5 символ " Ж " 30 обозначает код унарнсй операции, а символ " * " — код бинарной операции.

Преобразование исходного выражения завершается за 11 шагов с выработкой сигнала "Нормальное завершение про35 цесса". Содержимое выходного регистра 10 после останова имеет вид abc-х+, что соответствует польской инверсной записи исходно»го выражения.

П р и м e p 3 Пусть исходное Вы 40 ражение имеет вид 1(аЧЬ). В отличие от приме1рвв 1 и 2 данное выражение использует булевы операции 1 и Ч.

Пошагевое.описание работы устройства приведено,в табл:4,,где в графе 5 символы

® и * обозначают коды унарной. логической операции "НЕ" и бинарной логической операции ИЛИ соответственно.

Преобразование данного выражения завершается эа 10 шагов с выработкой сигнала "Нормальное завершение процест",. 6юдержимое вижодного регистра- ;аЬЖЛааответ<ствуеч польской инверсной з1апи@и HQKRQQHo Bo выРаже нищ

Пфф,и м е р 4. Пусть иеходное выражеМйе имеет вущ аВ. ФЬ-в41», т.; е». содержит ошибку — -пропущен операнд "между операциями + и х.. С формальных

6 1,2 позиций выражение а+хЬ-с@ может рассматриваться ршибочным, а ошибкой типа перестановки символов операнда и операции (в сравнении с выражением примера 2).

Пошаговое описание работы устройства приведено в табл. 5.

Устройство завершило работу на 9 шаге с выработкой сигнала "Входное выражение содержит ошибку" (микрокоманда Y>). При э»том не произошло освобождение старших разрядов блока 4 памяти oa кодов лексических единиц входного выражения.. По этой. информации лепко локализ уется место. ошибки.

Ф о р м у л а и з о б р е т е н и я

Устройство для перевода выражений в польскую инверсную запись, содержащее входной регистр, дешифратор лексических единиц, блок микропрограммного управления, блок памяти, блок срав нения., коммутатор и выходной регистр, причем информационный вход входного регистра является входом устройства, выход вводного регистра соединен с входом дешифратора лексических единиц, с первым информационным входом коммутатора и первым входом блока сравнения, выход дешифратора лексических единиц соединен с первым входом блока микропрограммного управления, первый, второй и третий выходы которого соединены с входом синхронизации входного регистра, управляющим входом коммутатора и управляюц»им входом блока памяти соответственно, выход блока сравнения соединен с вторым входом блока мйкропрограммного управления, первый выход блока памяти соединен с вторым входом блока сравнения и вторым информационным входом коммутатора, выход которого соединен с информационным входом выходного регистра, выход которого является выходом устройства, четвертый и пятый выходы блока микропрограммного управления являются выходом признака успешного завершения перевода и выходом признака. ошибки в исходном выражении устройства соответственно, отличающееся тем, что, с целью расширения функциональных возможностей эа счет обеспечения преобра" зования арифметических выражений с тремя уровнями приоритета бинарных, операций, с логическими и унарными

13!

571616!

Таблица

Лексические Код лексической Приоритет Примечание единицы единицы

Несущест- Используется в кавен честве кода пустого символа

0000

0001

Не суще с твен

1

0011

О! 00

Коды бинарных операций + ив

3

4

Несуществен 5

0101

0111

1001 х

Код не используется

Коды унарных операций + и—

1010

6

Несуществен

1011

1101

Используется в качестве кода операнда (F) 7

Несущестнен

1111

Т а б л и ц а 2

Содержимое выходного регистра 10

Задействованные выходные сигналы

Содержимое блока 4 паСостояние

Со <ержикое входного регистра

Шаг входных сигналов мяти

Y„Y

Y Y Y

УФУй

У 57,7

0 ( (F (F* (*

2 (3 а

4 +

5 Ь

Х =1

Х =1

Х Л Xx=1

Х =1

1 а а аЬ операциями, при одновременном обеспечении полноты контроля, повышении быстродействия и сокращении аппаратурных затрат, в устройство введены три дешифратора и блок элементов И, причем первый нход блока элементов И соединен с выходом входного регистра, \ шестой выход блока микропрограммного управления соединен с вторым входом блока элементов И, выход которого соединен с информационным входом блока памяти, второй выход которого соединен с нходом первого дешифратора и первым нходом второго дешифратора соответственно, перный выход блока памяти соединен с входом третьего дешифратора и вторым входом второго дешифратора соответственно, третий ныход блока памяти соединен с третьим входом второго дешифратора, выходы первого, второго и третьего дешифраторов соединены с третьим, четвертым и шестым входами блока микропрограммного управления соответственно.

16 . Продолжение табл. 2

1571616

5 )

) х с

7

10 Ф

11, Ф

Таблиц а3

1Паг Содержимое входного регистра 1

Состояние

Содержимое блока 4 памяти

4

Я

F*

Я*Я

F*F*

F*FAQ

F*F**F

F*F*F

F*F

F а

Ь х

7 с.

8 Ф

11

Таблица4

Состояние входных сигналов

Содержимое блока 4 памяти

®

®(®(р

®(г*

Q (F*F

®(F

®F

Таблица 5

F*

F**

F **F

;**F*

F**F*F

F**F а аЪ аЬ аЬс

abcаЪсх =1

1 х,nx„,-1

Х =1,Х =0

FA*F

2

4

6

8

10

2

4

6

7

Содержимое входного регистра 1

1 ( а

Ь

)

Ф а

+ х

Ь с

Ф

x,лх лх хЛХ 1 х 0 з

Х -1

X,ПХ9ЛХ 1

Х9ПХ,„. =1 входных си Г налов х -1

Х 1,X-=O

Х 1

Xc 1

Хз 1 Ф Х4а0 х1=1

ХзПХ -1

КвПХ -1

9 хпх -1

ХЛХ„1 х =0 э

Х2=1 х =1

t х, =0

Х,=1

Х,хьЛХ „=1

Х2ПХВ

Х ПХ =1 х,пх,„=1

Х =1

1 х=1, Х=о х э=0 х1 1

Х,-1, Х„-1

4YgYg

УвУ972

У,У, У5У9У2

Ус Ув Ув

1ь .

Задействованные выходные сигналы

У, У5У зУ2

4У2

У5Уз У2

У4У2

У1.У 4У1

У5УзУв

Ув Ys Y9

У, Y.9oY, У,У вУв

Yto

Задействованные выходные сигналы

Уо

У4 У2

У4У2

У5УзУ2

У4У2

У5Уз У2

У сУьУв

УвУэУ

У,У,Уз

У 1ь

У, У5УзУ, У4У

Y@Yg

У5У 9У2

YgY

1 1

У з У 5Y2

У

Y (F

ЯМ *

F аЬ+ аЬ+ аЬ+ аЬ+с аЪ+сх аЬ+сх

Содержимое выходного регистра 10 а аЬ аЬ аЬ аЪс аЬсаЬс-х аЪс-х+ аЬс-х+

Содержимое выходного регистра 10 а а аЪV аЬv аЬч апч l аЬч 1

1511616

Н0еиякр.1 "р ФВимрр. E

Кйищралщвдб

Составитель И.Поливода

Редактор 10.Середа Техред М,Дидьпс Корректор М.Пожо

Заказ 1514 Тираж 572 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва„ Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101