Устройство для приема двоичных сигналов со случайной начальной фазой

Устройство для приема двоичных сигналов со случайной начальной фазой

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике. Цель изобретения - повышение достоверности приема за счет оценки отношения сигнал помеха. Устройство содержит широкополюсный фильтр 1, перемножитель 2, интегратор 3, квадратор 4, фазовращатель 5, генератор 6 копий сигнала, перемножитель 7, интегратор 8, квадратор 9, сумматор 10, блок 11 извлечения квадратного корня, перемножитель 12, интегратор 13, квадратор 14, фазовращатель 15, генератор 16 копий сигнала, перемножитель 17, интегратор 18, квадратор 19, сумматор 20, блок 21 извлечения квадратного корня, блок 22 синхронизации, блок 23 вычитания, пороговый блок 24, инвертор 25, четыре элемента И 26 - 29, счетчик 30, интеграторы 31, 32, блок 33 деления. Смесь сигнала и помехи поступает на широкополосный фильтр 1. Синхронизация всего устройства осуществляется с помощью блока 22 синхронизации. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ У СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

IlO ИЗОБРЕТЕНИЯМ И OTHPbrHSIM

ПРИ ГКНТ СССР

1 (21) 4601874/24-09 (22) 18.07. 88 (46) 23,06.90.Бкщ. № 23 (72) В.И.Мухин, В,И.Беляев, В,П,Лось, В.П.Толстихин, А.П.Жуков и и В,И,Федотов (53) 621.397.64 (088.8) (56) Шумоподобные сигналы в системах передачи информации. Под ред,В.Б.Пестрякова. М.: Советское, радио, 19 73, с. 36,. рис, 2, 3, 7. (54) УСТРОЙСТВО ДЛЯ ПРИЕМА ДВОИЧНЫХ

СИГНАЛОВ СО СЛУЧАЙНОЙ НАЧАЛЬНОЙ

ФАЗОЙ (57) Изобретение относится к радио. технике. Цель изобретения — повышение достоверности приема эа счет оценки отношения сигнал/помеха, Устройство содержит .;широкополосный

„„Я0„„1573547 A1 (51)5 Н- 04 J .I/16!/Н 04 В 3/46

4ыльтр 1, перемножитель 2, интегра- тор 3, квадратор 4, фазовращатель 5, генератор 6 копий сигнала, перемножитель 7, интегратор 8, квадратор 9, сумматор 10 блок 11 извлечения квадратно о корня,перемножитель 12 интегратор IЗ, квадратор 14, фазовращатель 15, генератор 16 копий сигнала,перемножитель 17, интегратор 18, квадратор 19, сумматор 20, блок

21 извлечения квадратного корня, блок 22 синхронизации, блок

23 вычитания, пороговый блок 24, инвертор 25, четыре элемента И 26 — 29, счетчик 30, интеграторы 31 32> блок

33 деления. Смесь сигнала и помехи

9 поступает на широкополосный фильтр I.

Синхронизация всего устройства осу. ществляется с помощью блока 22 синхронизации. I ил.

1573547 (3- — — )6 и г

Изобретение относится к радиотехНике и может использоваться в радио1

Технических системах передачи и приема информации, Цель изобретения — повышение достоверности приема эа счет оценки отношения сигнал/помеха, На чертеже приведена структурная электрическая схема предлагаемого, у строй ст ва. . Устройство для приема двоичных: ,сигналов со случайной начальной фа зой содержит широкополосный фильтр 1, первый перемножитель 2; первый интег- 15 ратор 3, первый квадратор 4, первый фазовращатель 5, первый генератор 6 копий сигнала, второй перемножитель

,7, второй интегратор 8, второй квад ратор 9, первый сумматор 10, первый ! блок 11 извлечения квадратного корня, третий перемножитель 12, третий ин тегратор 13, третий квадратор 14, второй фаэовращатель 15, второй генератор 16 копий сигнала, четвертый пе,,ремножитель 17,четвертый интегратор .18, четвертый квадратор 19, второй сумматор 20, второй блок

21...извлечения квадратного кор; ня, блок 22 синхронизации, блок 30, 23 вычитания, пороговый блок 24, ин вертор 25, первый 26, второй 27,тре". тий 28 и четвертый 29 элементы И, счетчик 30, пятый 31 и шестой 32 .интеграторы и блок 33 деления, Устройство работает следунзцим образом, Смесь сигнала и помехи поступает .на широкополосный фильтр 1, полоса 40 пропускания которого согласована с

- оигнапом, где осуществляется ограничение помехи полосой сигнала. С выхода широкополосного фильтра 1 смесь сигнала с помехой поступает одновременно на один иэ входов первого 2, второго 7, третьего 12 и четвертого

17 перемножителей. На другие входы последних подаются ожидаемые сигналы с первого 6 и второго 16 генераторов копий сигнала, Причем на второй 7 и третий 12 перемножители копии сигналов подаются непосредственно, а на первый 2 и четвертый 17 перемножители — через первый 5 и второй 15 фа55 зовращатели, в которых осуществляется сдвиг начальной фазы высокочастотных колебаний генераторов копий на

Г/2.

Напряжение с выходов соответствующих перемножителей 2,7 и !2 1одаются на один из входов первого 3, второго

8, третьего 13 и четвертого 18 интеграторов.

Выходные сигналы первого 3 и второго 8 интеграторов через. первый 4 и второй 9 квадраторы поступают на первый сумматор 10 а с выходов третьего 13 и четвертого 18 интеграторов через третий 14 и четвертый 19 квадраторы — на второй сумматор 20, Далее сигнал с выхода первого сумматора 1О через первый блок 11 поступает на первый вход блока 23 вычитания, а сигнал с выхода второго сумматора 20. через второй блок 2 1 — на второй вход блока 23 вычитания, Первый 11 и второй 21 блоки имеют передаточную характеристику у = /х.

На входе широкополосного фильтра 1 в течение времени, равном длительнос ти сигнала Т5, присутствует один из, возможных сигналов, например действует сигнал $,(t). При передаЧе другого сигнала Sz(t) плотности распределения статистики на выходах обоих каналов аналогичные, но поменяются местами, На выходе блока 23 вычитания среднее значение и дисперсия выходного напряжения равны дт(П) - т(П„ ) -й(Ц„ ) В случае приема сигнала S<(t) среднее значение на выходе блока 23 вычйтания поменяет знак; а величина дисперсии.не изменится.

С выхода блока 23 вычитания напряжение поступает на пороговый блок 24 с характеристикой

+Ц у при х> 01 у =

-U прих <О °

Положительное напряжение на выходе порогового блока 24 соответствует наличию на входе устройства сигнала

S,(e) отрицательное напряжение—

5 15735 сигнал Я (t) . Таким образом, чередование знаков напряжения на выходе порогового блока 24 определяет порядок поступления сигналов на входе устрой- ства.

Синхронизация всего устройства осуществляется с помощью блока 22 синхронизации, где вырабатываются короткие периодические импульсы, следующие с периодом, равным длительности сигнала Т . Импульсы блока 22 синхронизации запускают первый 6 и второй 16 генераторы копий сигнала, периодически сбрасывают в ноль первый

3, второй 8, третий 13 и четвертый

18 интеграторы и поступают в качестве разрешающих сигналов на пороговый блок 24. На выходе последнего формируются импульсы, нормированные по 20 амплитуде и длительности.

Формирование математического ожидания (средних значений) статистики, соответствующей смеси сигнала с помехой m(U„) осуществляется с помощью 25 пятого интегратора 31, а статистики, соответствующей только помехе m(U„) с помощью шестоro интегратора 32.

Информация о том, в каком канале присутствует смесь сигнала с помехой 30 или только помеха определяется знаком выходного напряжения порогового блока 24. Подключение требуемого канала к пятому 31 или шестому 32 интегратору достигается следующим образом, Между выходами первого и второго блоков -11 и 21 и пятым и шестым интеграторами 31 и 32 установлены элементы И 26 — 29, Они устроены так, что при поступлении на их разрешающий 40 вход положительных импульсов они открываются на время их действия и соединяют выход соответствующего блока

11 или 21 с входом пятого 31 или шестого 32 интегратора. При отсутст- 4 вии импульсов и поступлении отрицательных импульсов элементы И 26 — 29 закрыты. Второй 27 и третий 28 элементы управляются напряжением с выхода порогового блока 24, а первый 26 и четвертый 29 элементы И вЂ” выходным напряжением инвертора 25.

Подключение выходов первого 11 и второго 21 блоков к пятому 31 и шестому- 32 интеграторам осуществляется следующим образом. Пусть на входе

I устройства присутствует сигнал Я, (t).

Тогда на выходе первого блока 11, согласованного с сигналом 8 (t) от 1

6 клик определяется смесью сигнала с помехой, а на выходе второго блока

21, согласованного с сйгналом Я (г.) наличием только помехи. На выходе порогового блока 24 в этом случае формируется положительный импульс, а на выходе инвертора 25 — отрицатель-. ный импульс, Положительный импульс с выхода порогового блока 24 открывает второй элемент И 27, который соединяет выход первого блока 11 с входом пятого интегратора 31 и третий элемент И 28, который соединяет второй блок 21 с входом шестого интегратора 32, Отрицательные импульсь1 с инвертора 25 никакого воздействия на первый 26 и четвертый 29 элементы

И не оказывают, и они остаются закрытыми, При поступлении на вход устройства сигнала S (t) во втором блоке 21 отклик определяется смесью сигнала и помехи, а в первом блоке 11 — только помехой, Теперь на выходе порогового блока 24 находится отрицательный импульс, а на выходе инвертора 25 — положительный импульс, который откроет первый 26 и четвертый 29 элементы И и выходы каналов, подключаемые к пятому 31 и шестому 32 интеграторам, коменяются местами. Первый блок 11 через четвертый элемент И 29 подключается к шестому интегратору 32, а второй блок 21 через первый элемент И 26— к пятому интегратору 31. Таким образом, в зависимости от принимаемой информации пятый 31 и шестой 32 интеграторы подключаются к выходам первого или второго блоков 11 или 21, Напряжение с выходов пятого 31 и шестого 32 интеграторов подается на блок 33 деления, где формируется отноm(U„) шение — — — "--, которое является покаm(O„) зателем качества принимаемой информации, а следовательно, и состояния канала передачи информации.

Счетчик 30 суммирует импульсьt блока 22 синхронизации и по достижению установленного числа вырабатывает импульс сброса пятого 31 и шестого 32 интеграторов, Для получения устойчивой оценки средних значений статистики число отсчетов должно быть выбрано не менее 30, Измеренное значение показателя качества принимаемой информации, когда, оно становится меньше допустимого

1573547.в значения позволяет определить момент перехода на резервные каналы для повьппения достоверности принимаемой информации, Требуемое значение пока зателя выбирается исходя из допустимого уровня ошибок различия двоичных, символов

1 % !к

ОШ. Мол откуда

l0!

«1мин 1п 2 Рвш.дол Формула изобретения устройство для приема двоичных . сигналов со случайной начальной фа,зой содержащее последовательно соеди- н ненные первый генератор копий сигна-! ! ла и первый фазовращатель, послвдова-! ! тельно соединенные второй генератор

I копий сигнала и второй фазовращатель, последовательно соединенные первый ! перемножитель, первый вход которого соединен с выходом первого фазовращателя, первый интегратор, первый квад- 25 ратор, первый сумматор, первый блок извлечения квадратного корня и блок вычитания, последовательно соединенные второй перемножитель, первый ,вход которого соединен с выходом пер-30 ,вого генератора копий сигнала, второй .интегратор и второй квадратор, вы1

lõîä которого соединен с вторым входом

; первого сумматора, последовательно ! соединенные третий перемножитель, 35 первый вход которого соединен с выхо-! дом второго генератора копий сигнала, третий интегратор, третий квад.ратор, второй сумматор и второй блок извлечения квадратного корня, выход 40 которого подключен к второму входу блока вычитания, последовательно соединенные четвертый перемножитель, первый вход которого соединен с выходом фаэовращателя четвертый интегратор и четвертый квадрагор, выход которого подключен к второму входу второго сумматора, причем вторые входы первого, второго, третьего и четвертого перемножителей объединены, о тличающееся тем,что,с целью повьппения достоверности приема за счет оценки отношения сигнал/помеха введены широкополосный фильтр, вход которого является входом устройства, а выход подключен -к объединенным вторым входам первого, второго, третьего и четвертого перемножителей, последовательно соединенные пороговый блок, первый вход которого соединен с выходом блока вычитания и инвертор, четыре элемента И, последовательно соединенные пятый интегратор, первый вход которого соединен с объединенными выходами первого и второго элементов И, и блок деления, выход которого является выходом устройства, шестой интегратор, первый вход которого соединен с объединенными выходами третьего и четвертого элементов И, а вы-. ход подключен к второму входу блока деления, первые входы первого и третьего элементов И соединены с выходом второго блока извлечения квадратного корня, первые входы второго и четвертого элементов И соединены соответственно с выходом второго блока извлечения квадратного корня, вторые входы первого и четвертого элементов И соединены с выходом инвертора, вторые входы второго и третьего элементов И соединены с выходом порогового блока, счетчик, выход которого соединен с вторыми входами пятого и шестого интеграторов, блок синхронизации, первый выход которого соединен с вторыми входами первого и второго интеграторов и входом синхронизации первого генератора копий сигнала, второй выход блока синхронизации соединен с вторыми входами третьего и четвертого интеграторов и входом синхронизации второго генератора копий сигнала, третий выход блока синхронизации соединен с вторым входом порогового блока и входом счетчика,