Адаптивное устройство компенсации эхосигнала

Адаптивное устройство компенсации эхосигнала

Иллюстрации

Показать все

Реферат

 

Изобретение относится к технике громкоговорящей телефонной связи. Цель - повышение точности компенсации эхосигнала при повышенной длительности импульсной характеристики эхотракта. Компенсация эхосигнала производится в блоке 2 вычитания, на который подается оцифрованный сигнал с выхода первого аналого-цифрового преобразователя 1 и компенсирующий сигнал с выхода второго аналого-цифрового преобразователя 15. Формирование компенсирующего сигнала производится в три фазы: запоминание исходного компенсирующего сигнала в регистре 13 сдвига и втором блоке 18 памяти

синтез копии эхосигнала с учетом предыдущих его значений путем считывания информации из первого и второго блоков 17 и 18 памяти с соответствующими коэффициентами, вводимыми в сумматор 9 и первый и второй перемножители 5 и 6, и коррекция импульсных коэффициентов, записанных в первый блок 17 памяти. Управление фазами коррекции производится блоком 19 управления и блоком 20 синхронизации. 3 з.п. ф-лы, 1 осн., 2 доп.11 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

09) (И) 76 А1 (S1)S Н 04 В 3/20

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЯтЯЛЬСтВМ

8ы оУ2

Фиг. 7

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4401818/24-09 (22) 31.03.88 (46) 07.07.90. Вюл. Р 25 (72) P. К.Мильвидский, З.И. Славин и В.К.Кошелев (53) 621.395.64(088.8) (56) Analysis of an Adaptive impulse

response echo conce11er. — COMSAT

Texnical Revive, 1972, v.2, N 1. (54) АДАЛТИВНОЕ УСТРОЙСТВО КОМПЕНСАЦИИ ЭХОСИГНЛЛА (57) Изобретение относится к технике громкоговорящей телефонной связи.

Цель — повышение точности компенсации эхосигнала при повышенной длительности импульсной характеристики эхотракта. Компенсация эхосигнала производится в блоке 2 вычитания, на который подается оцифрованный сигнал с выхо1 да первого аналого-цифрового преобразователя 1 и компенсирующий сигнал с выхода второго аналого-цифрового преобразователя 15. Формирование компенсирующего сигнала производится в три фазы: запоминание исходного компенсирующего сигнала в регистре 13 сдвига и втором блоке 18 памяти; синтез копии эхосигнала с учетом предыдущих его значений путем считывания информации из первого и второго блоков 17 и 18 памяти с соответствующими коэффициентами, вводимыми в сумматор 9 и первый и второй перемножители 5 и 6, и коррекция импульсных коэффициентов, записанных в первый блок 17 памяти. о.

Управление фазами коррекции производится блоком 19 управления и блоком

20 синхронизации. 2 з.п. ф-лы, 11 ил. °

1577076

Изобретение относится к радиотех(,,нике и связи и может быть использова- но в системах связи, эхотракты кото,рых имеют повышенную длительность импульсных переходных характеристик, например, в системах громкоговорящей телефонной связи.

Цель изобретения — повышение точности компенсации эхосигнала при повышенной длительности импульсной характеристики эхотракта.

На фиr. 1 приведена структурная, электрическая схема адаптивного устIðîéñòâà компенсации эхосигнала; на фиг. 2 — структурная электрическая ! ,схема блока управления, на фиг. 3 структурная электрическая схема бло-, ка синхронизации; на фиг. 4 — 9 эпюры напряжений, поясняющие работу устройства; на фиг. 10 и 11 — таблицы, поясняющие работу устройства.

Адаптивное устройство компенсации эхосигнала содержит первый аналогоцифровой преобразователь 1, блок 2 25 вычитания, цифроаналоговый преобразователь 3, накопитель 4, первый и второй перемножители 5 и 6, первый ивторой блоки 7 и 8 нелинейного ограничения сигнала, сумматор 9, дешифратор 30

10, счетчик 11, первый и второй ре-. гистры 12 и 13 сдвига, ключ 14, второй аналого-цифровой преобразователь

15, блок 16 задержки, первый и второй блоки 17 и 18 памяти, блок 19 управления и блок 20 синхронизации. Блок ,19 управления содержит блок 21 установки режима, содержащий КЯ-триггер

22, элемент ИЛИ 23, блок 24 задержки и D-триггер 25, первый счетчик 26, g0 дешифратор 27, второй счетчик 28, пороговый блок 29, ключ 30, третий счетчик 3 1, первый коммутатор 32, блок 33 памяти, второй коммутатор 34, первый сумматор 35, формирователь 36 импуль- 45 сов, формирователь 37 номера импульсных коэффициентов, содержащий четвер: тьп» счетчик 38, перемножитель 39 и второй сумматор 40, а также третий коммутатор 41. Блок 20 синхронизации содержит триггер 42, первый и второй элементы И 43 и 44, первый и второй инверторы 45 и 46, первый и второй счетчики 47 и 48, первый и второй дешифраторы 49 и 50, одновибратор 5 1, третий инвертор 52, тактовый генератор 53 и третий элемент И 54.

Адаптивное устройство компенсации эхосигнала работает следующим образом.

Блок 20 на пятом выходе выработывает синхронирующие импульсы, следующие с частотой дискретизации, по которым первый и второй аналого-цифровые преобразователи (ЛЦП) 1 и 15 преобразуют соответственно эхосигнал и исходный в цифровую форму, после окончания каждого процесса преобразования со второго AIg1 15 поступает стробирующий управляющий сигнал (фиг. 4a - в) .

Счетчик 1 1 считает количество отсчетов исходного сигнала x(t) а именно управляющих импульсов U вых.15 (фиг.4в), поступающих с первого выхода второго АЦП 15.

Коэффициент счета счетчика 11 выбирается равным частному от деления количества ячеек первого регистра 12 на количество ячеек второго регистра 13. После поступления каждого р-го отсчета счетчик 11 переходит в нулевое состояние (фиг. 4г), а на выходе дешифратора 10 появляется сигнал, открывающий ключ 14 (фиг. 4д) . Одним из таких моментов является момент времени аО

Распределение информации в первом и втором регистрах 12 и 13 в этот момент. времени показано на фиг.1ОА.

Время от одного аналого-цифрового преобразования до другого длительностью в один период тактовой частоть. составляет цикл работы устройства.

Каждый цикл состоит из трех фаз: запись нового отсчета исходного сигнала во второй регистр 13 (один раз за

Р циклов) и второй блок 18; синтез копии эхосигнала; коррекция импульсных коэффициентов.

Первая фаза цикла осуществляется в течение действия управляющего импульса с выхода второго ЛЦП 15. По переднему фронту этого импульса происходит обнуление накопителя 4, формирование блоком 19 адреса ячейки второго блока 18 для записи в нее информации о вновь поступившем отсчете исходного сигнала, процесс записи которой осуществляется также по переднему фронту указанного управляющего импульса, задержанного в блоке 16 для обеспечения требуемых временных соотношений (фиг. 4е) .

Так как ключ 14 открыт, сигнал на его первом выходе повторяет сигнал на втором выходе второго ЛЦП 15, а на его втором выходе присутствует управляющий импульс, аналогичный нм-.

5 15 пульсу на первом выходе второго ЛЦП - .

15, но задержанный в блоке 16.

Управляющий импульс с выхода ключа 14 (фиг. 4з) обеспечивает по своему заднему фронту сдвиг на одну ячейку влево хранящейся во втором регистре 13 информации с одновременной записью в его входную ячейку через его второй вход сигнала с другого выхода ключа 14 (фиг. 4ж), при этом первый вход укаэанного регистра блокируется.

В результате сдвига значение отсчета, поступившее с первого выхода ключа 14 на второй вход второго регистра 13 (фиг. 4ж), записывается во входную ячейку второго регистра 13, а информация, хранившаяся aего Выходной ячейке, пропадает. Распределение информации в первом и втором регистрах

12 и 13, соответстнующее указанному моменту времени, показано на фиг.10Б.

Значения отсчетов исходного сигнала, хранящиеся в соседних ячейках второго регистра 13, сдвинуты по времени относительно друг друга на величину PT.

После окончания управляющего импульса (фиг. 4г) во втором регистре 13 восстанавливается возможность записи информации из выходной ячейки во входну»о через первый вход второго регистра 13.; По импульсу с выхода блока 16 происходит запись вновь поступившего отсчета в выбранную ячейку второго блока 18, адрес которой опре707

1О

25

35

50 деляется сигналом, поступающим с второго выхода блока 19 на третий вход блока 18.

Кроме того, после окончания импульса с выхода второго АЦП 15 (фиг.4в) через некоторый временный интервал, определяемый внутренней задержкой блока i 9, превышающей .задержку блока 16, блок 19 переключается на формирование адресов для второй фазы работы устройства: синтеза копии эхосигняла, а на третьем выходе блока 19 происходит пропадание управляющего сигнала (фиг. 4и), что вызывает появление на третьем выходе блока 20 сигнала, переводящего первьп» и второй блоки 17 и 18 в режим чтения. Во второй фазе по тактовым импульсам, поступающим с четвертого выхода блока 20 на шестой вход блока 19, последний последовательно формирует на своих первом и втором выходах адреса ячеек соответственно первого и второго блоков 17 и 18, в которых хранятся значения

6 6 (прошлые и вновь записанное (фиг.11) исходного сигнала и соответстнующие импульсные коэффициенты.

При формировании адресов первого и нторого блоков 17 и 18 выполняются следующие условия: разность индексов считываемого значения исходного сигнала и вновь записанного равна индексу одновременно считываемого импульсного коэффициента. Например, в данном цикле, когда вновь записанным является значение хр, считываются пары, имеющие одинаковые индексы; блок !9 формирует адреса только тех пар ячеек первого и второго блоков 17 и 18 в которых значение импульсного коэффициента, считываемого из первого блока 17, превышает некоторое пороговое значение.

Считываемые значения отсчетов исходного сигнала и импульсных коэффициентов перемножаются между собой во втором перемножителе 6, а результаты перемножения накапливаются в накопителе 4, реализуя тем самым оперяцию свертки между исходным сигналом и импульсной характеристикой эхотракта.

В результате указанной операции

B конце второй фазы цикла на выходе накопителя 4 синтезируется значение отсчета копии эхосигняля (ф»»г. 5я) .

Ио»»е»»т окончания второй фазы цикла и начала третьей определяется»»o появлению сигналя ня третьем выходе блока 19, при этом на третьем выходе блока 20 синхронизац»п» пропадает сигнал чтения первого и второго блоков

17 и 18 (режим чтения прекращается), а на шестом выходе появляется управляющий импульс, рязрешяющ»»»» преобразование сигнала в цифроаналоговом преобразователе ЦАП 3 (фиг.5б).. В блоке 2 из отсчета эхосигнала вычитается отсчет его копии (фиг.5в), поступаюший с выхода накопителя 4, затем скомпенсированный сигнал с выхода блока 2 через ЦАП 3 поступает на выход устройства (фиг. 5г), Кроме того, указанный сигнал используется для коррекции значений импульсных коэффициентов в третьей фазе цикла. При .этом в каждом цикле корректируются п/р импульсных коэффициентов, где n — общее количест— во импульсных коэффициентов, хранящихся в первом регистре t2; р — коэффициент счета счетчика 11. В третьей .фазе цикла по переднему фронту сигнала поступающего с третьего выхода

1577076 блока 19 на вход блока 20, последний на своих первоми второмвыходах формирует серию управляющих импульсов (фиг . 5д), служащих для сдвига информации в первом и втором регистрах 12 и 13, а также

Для управления записью в первый блок 17. Число импульсов в серии равно количеству ячеек во втором регист-ре 13.

До поступления управляющих импульсов распределение информации в регистрах соответствует фиг. 10Б.

Значение остаточного .эхосигнапа с выхода блока 2 и значение исходного сигнала, присутствующее на выходе второго регистра 13 (фиг. 5e), пройдя соответственно через первый и второй блоки 7 и 8, перемножаются в первом перемножителе 5, после чего указанное произведение, являющееся корректирующей поправкой импульсного коэффициента, индекс которого равен разности индексов используемого для коррекции отсчета исходного сигнала (фиг. 5ж) и отстаточного эхосигнала (фиг.5r), поступает на первый вход сумматора 9, На его второй вход с выхода первого регистра 12 поступает значение корректируемого импульсного коэффициента (фиг. 5ж). С выхода сумматора 9 скорректированное значение импульсного коэффициента поступает на вход первого регистра 12 и вход первого блока 17. Первый и второй блоки 7 и 8, 35 реализующие в цифровой форме, например, функцию двухстороннего амплитудного ограничения сигналов, обесг,ечивают устойчивую работу устройств:.а во всем динамическом диапазоне входных сигналов.

По переднему фронту первого управляющего импульса, вырабатываемого блоком 20 (фиг, 5д), осуществляется запись скорректированного значения в первый блок 17 (адрес для записи формирует блок 19), а по заднему— сдвиг информации в первом и втором регистрах 12 и 13 с одновременной записью в их первые ячейки соответственно скорректированного значения импульсного коэффициента и значения отсчета исходного сигнала„ На выходах первого и второго регистров 12 и 13 оказываются соответственно предыдущие значения коэффициента и сигнала и по второму управляющему импульсу аналогично осуществляется коррекция и запись в первый блок 17 очередного импульса коэффипиекта. После окончакиг всей серии импульсов„вырабатываеmm блоком 20, оказываются скорректированными и записанными в первый регистр 12 и первый блок 17 следующие значения импульсных коэффициентов." этом В< втором реги"тре 13 остаются записанными значения отсчетов исходного сигнала, а задержка межпу используемыми для коррекции значением отсчета эхосигнала и отсчетами исходного сигнала оказывается соответственно равной О, РТ, 2РТ,. ЗРТ и 4РТ (фиг 5з)

После коррекции указанных импульсных коэффициентов в момент времени

+Т распределение информации в первом и втором 12 и 13 регистрах соответствует фиг. 108.

При поступлении следующего отсчета исходкого си-нала в момент времени

to +Ò счетчик 11 переходит в следующее (первое ) состояние, сигнал ка выходе дешифратора 10 отсутствует, клич

14 заперт и запись гришедшего отсчета сигнала во второй регистр 13 не происходит. Однако указанный отсчет записывается акалогично описанному во второй блок 18, обнуляется накопитель

4, блок 19 формирует адреса чтения и ка выходе накопителя 4 синтезируется новое значение копии эхосигнала (фиг. 5а) . Аналогично описанному на выходе блока 2 формируется остаточный эхосигнал (фиг. 5в), который поступает через ПЛП 3 H- выхоц устройства

{фиг. 5г) и одновременно используется цля коррекции импульсных коэффициентов. Так как во втором регистре 13 хранятся значения исходного сигнала, а эхосигнал равен У вЂ” 1, задержка между кими составляет соответственно значения Т, РТ+1, 2PT+1, ЗРТ+1, 4РТ+1, поэтому в интервале времени от + Т до о+2Т корректируются значения импульсне1х коэффициентов g<,я <,, g р;, gз, я,, „„. Распределение информации в первом и втором регистрах 12 и 13 в момент времени t +2Т прецоставлено на с фиг. 10Г. Аналогично происходит работа устройства после поступления следуюпдх отсчетов исходного сигнала.

После прихода (Р-1) отсчета исхоцного сигнала в момент времени tII

+(P-1)Т распределение информации в первом и втором регистрах 12 и 13 соответствует фиг. 10Д.

9 1577О7

Так как во .втором регистре 13 хранятся значения исходного сигнала, а эхосигнал равен Y(P-1), задержка между ними составляет соответственно значения (P-1)Т, (2Р-1)Т, (3P-1)Т., (4Р-1)Т, (5P-1)Т, при этом в P-м цикле корректируются соответственно следующие значения импульсных козффи—

К р,.1 Г ip.1. Г зр 1 Г qp 1 ° Гsр-. ° 10

Распределение информации в первом и втором регистрах 12 и 13 после P-го цикла в момент времени t0+РТ=t соответствует фиг.1ОЕ, вид сигнала представлен на фиг. 5и. Таким образом, за Р циклов корректируются все значения импульсных коэффициентов. После поступления Р-ra отсчета исходного сигнала х =х + счетчик 11 переходит

Р в нулевое состояние, во второй ре- 20 гистр 13 записывается новое значение исходного сигнала х+ при этом расо> пределение информации в первом и втором регистрах 12 и 13 соответствует фиг. 10ж. Из сравнения фиг. 10iK и Б 25 видно, что они аналогичны и отли— чаются только исходным моментом времени, поэтому дальнейшая работа устройства аналогична описанному.

Основные принципы работы блока 19 30 заключаются в следующем.

Блок 19 осуществляет формирование адресов первого и второго блоков 17 и 18 (соответственно на своих первом и втором выходах) в режимах записи и чтения. Формируемый блоком 19 адрес выбираемой ячейки второго блока 18 памяти устройство в режиме чтения является суммой адреса некоторой начальной ячейки этого блока памяти и порядкового номера выбираемой ячейки относительно начальной. Значения каждого нового отсчета. исходного сигнала записывается в начальную ячейку второго блока 18, адрес которой, фор- 45 мируемьп блоком 19, уменьшается на единицу при каждой новой записи. При каждой паре адресов ячеек первого и второго блоков 17 и 18 памяти устройства, формируемых блоком 19 в режиме чтения, относительный адрес ячейки второго блока 18 равен адресу ячейки первого блока 17. Лдреса ячеек первого блока 17 памяти, в которых абсолютные значения импульсных коэффициентов

55 превышают пороговое значение, записы- -, ваются и хранятся в блоке 33, запол" няя его последовательные ячейки, начиная с нулевого адреса. Формирование блоком 19 адресов в режиме чтения осуществляется путем считывания последовательных (начиная с нулевой) ячеек блока 33, при этом считываемые из них сиглалы яв»Hются адресами дчя пер вого блока 17, а адресные сиг»алы для второго блока f8 образуются путем прибавпения к ним адреса »ачальной ячейки, формируемого третьим счетчиком 31. После уменьшения на единицу адреса начальной ячейки, pae»oro »улю начальной становится ячейка с максимальным адресом. В случае„ если сумма относительного avpeca выбранной ячейки и адреса начальной ячейки превышает максимальный адрес блока 18, адрес выбранной ячейки опредечяется как уменьшенная на едиш?цу разность между упомянутой суммой и максимальным адресом блока 18, при этом имеется в виду, что нумерация адресов начинается с нуля, т.е. если указанная сумма больше максимального адреса блока 18 на единицу, выбирается ячейка, имеющая нулевой адрес, если на два — первый и т.д.

Указанное иллюстрируется примером, приведенным на фиг. 11 для случая п=15 8 >Г о1 IIOP 1 О II0P s fII пвР 1 р p ) р

cr .) о ц )-) Il0p 1 -)Q) $)8))3 351 ° - ) - 9

Я ?) ="1 8 fiop s где и — количество ячеек в первом регистре 12 устройства; — пороговое значение импульсных коэффициентов;

Яо — значения импульсных коэффи1Ú цие нтов .

В примере показано распределение информации в ячейках первого » второго блоков 17 и 18, а также блока 33 для трех периодов частоты дискретизации, при этом приняты следующие условные обозначения: а, — адреса ячеек первого блока f7 памяти; а — адреса ячеек второго блока 16 памяти; а о „ — относительные адреса ячеек второго блока 18 памяти; аз — адреса ячеек блока 33; хо3 ° ° ° х о, — значения отсчетов исходного сигнала в моменты времени о (о х+,..., а х — значения отсчетов исходного сигнала в моменты времени

13, 157707 фФ (ев+ Х),...,ft -(m-1)Т3...;

3t р ° ° ° у х „ - значвние отсчетов исходного сигйала в момент времени (t<+2T),..., t;to,-(m-2) Т|...; где m — любое целое положительное число

t — начальный момент времени; о с — твкушее время;

Т вЂ” период частоты дискретизации; (- информация, записанная в ячей1 ки первого блока .17 с адресами а,; — информация, записанная в ячейки второго блока 18 с адресаафю — информация, записанная в ячейки блока 33, блока 19 с адресами а, 20

А — формируемый блокам 19 в режи1 ме чтения адрес ячейки первого блока 17;

А - формируемый блоком 19 в режи 1 ме чтения адрес ячейки второ- 25 го блока 18.

В указанном примере в момент времени t-t адрес начальной ячейки равен 3, при t=-t +T равен 2, при

=(t +2Т) равен 1.

Для пояснения работы блока 19 на фиг. б — 8 приведены временные диаГраммы его работы при конкретных значениях количества ячеек в первом и втором регистрах 17 и 18 равных саотЭ

35 ветственно для первого регистра 12

"15" и для второго регистра 13 — "5", и конкретных импульсных коэффициентах, значение которых превышает пороговое, соотв» Гственна g 1 g з g g g u g g 40

Блок 19 работает следующим образом.

Непосредственно перед начальным моментом времени . RS-триггер 22 и

D-триггер 25 находятся в состоянии

"1" при этом выходной сигнал D-триггера 25 устанавливает в нулевое состояние первый счетчик 26 и определяет режим работы первого, второго и третьего коммутаторов 32,34,41, при которых сигналы проходят на их выходы с третьих входов. Третий счетчик

3 1 в указанный момент времени находится в одном из разрешенных состояний, например девятом, т.е. сигнал íà ега выходе образует двоичный код числа девять.

В начальный момент времени с первого выхода второго аналого-цифрового преобразователя 15 на вход блока 19

l2 поступает управляющий сигнал (фиг.ба), по переднему фронту которого опрокидывается RS-триггер 22 (на его выходе устанавливается логический "О"), и уменьшается на единицу состояние третьего счетчика 3 1 (фиг.бб), сигнал с выхода которого, равный коду числа восемь, складываясь с кодом нуля в первом сумматоре 35, повторяется на выходе последнего и соответственно на втором вьгходе блока 19, образуя адрес записи нового отсчета исходнага сигнала во второй блок. 18. Одновременно на второй вход блока 19 поступает сигнал с выхода дешифратора 10 (фиг.бв), который, пройдя через формирователь Çá (фиг. бг), устанавливает второй счетчик 28.и четвертый счетчик 38 в исходное состояние соответственно равное нулю и четырем (фиг. 8в, 7г). При пропадании управляющего сигнала на четвертом входе блока 19 (фиг. ба) с выхода элемента ИЛИ 23 через блок 24 на первый вход D-триггера 25, являющийся D-входом, поступает логический. "О", который устанавливается на выходе указанного триггера (фиг. бе) па переднему фронту тактавага импульса, поступающего сшестага входа блока 19 (фиг.бд) .

При этом снимается сигнал установки в нулевое состояние первого счетчика

26 и изменяются состояния первого, второго и третьего коммутаторов 32,34 и 41, которые переключаются на работу по вторым входам.

Нулевой сигнал с выхода первого счетчика 26 (фиг. бж) через первый коммутатор 32 поступает на первый (адресный) вход блока 33, из нулевой ячейки которого считывается информация (фиг. бз) а записанном там номере импульсного коэффициента (в данном случае равном шести), значение которога превышает пороговое.

Далее информация а номере импульсного коэффициента поступает через третий коммутатор 41 на первый выход блока 19, образуя адрес ячейки первого блока 17 (фиг. 8 ), а также через второй коммутатор 34 на второй вход первого сумматора 35, выступая в данном случае в роли относительного номера выбираемой ячейки второго блока 18.

В первом сумматоре 35 указанный номер складывается с номером начальной ячейки, поступающим с выхода третьего счетчика 31 (фиг. бб), при этом на

13 157707 выходе первого сумматора 35 и cootветственно на втором выходе блока 19 (см. фиг. 81.) формируется адрес выбираемой ячейки второго блока 18.

После прохрждения следующего тактового импульса первый счетчик 26 переходит в состояние "1" (фиг. бж), считывается содержимое первой ячейки блока 33 (фиг. бз), несущее информацию о следующем номере импульсного коэффициента, значение которого превышает пороговое (в данном примере

"3") иформируются следующие адреса первого и второго блоков 17 и 18, в данном примере соответственно равные

"3" (см. фиг. 8ч) и "11" (фиг.8М .

Аналогично из блока 33 считываются остальные номера импульсных коэффици— ентов, значение которых превышает пороговое, в данном примере — "10","1", "8" (фиг. бз), а на первом и втором выходах блока 19 формируются соответствующие им адреса соответственно второго (фиг. 8 ) и первого (фиг. 8 3) блоков 18 и 17, в данном примере соответственно "3", "9", "1" и "10", "8"

У

Блок !9 программируется на определенное максимальное количество им- 30 пульсных коэффициентов, значение которых больше порогового. Это количество определяет код числа на выходе первого счетчика 26, при.котором на выходе дешифратора 27 появляется сигнал, 35 опрокидывающий RS-триггер 2?.

В данном примере указанное количество импульсных коэффициентов равно пяти. Поэтому появление сигнала на выходе дешифратора 27 (фиг.7 ) л 4О опрокидывает RS-триггера ?2 происходит при переходе первого счетчика ?6 в четвертое состояние (фиг.бж), После указанного события логическая "1" с выхода RS-триггера 22 через элемент ИЛИ 23 и блок 24 поступает на первый вход D-триггера 25, которыи переходит в состояние "1" после прихода следующего тактового импульса (фиг. бе), при этом обнуляется первый счетчик 26, переключаются первый, второй и третий коммутаторы 32,34 и 41, а на третьем выходе блока,19 появляется положительный .перепад уровня, по которому запускается блок

29, вырабатывающий серию управляющих импульсов, по которым осуществляется сдвиг информации в первом и втором регистрах 1? и 13, запись информации

14 в первый блок 17, а также синхронизация работы блока 19.

Число управляющих импульсов в серии равно количеству ячеек во втором регистре 13, в данном примере — пяти.

Информационный сигнал с входа первого регистра 12 поступает на первый вход блока 19, и далее на вход порогового блока 29 (фиг. 7 ), а управляющий — с второго выхода блока 20 на пятый вход блока 19 и далее на один иэ входов ключа 30 и на вход четвертого счетчика 38 (фиг. 76) . В данном примере непосредственно до поступления первого управляющего импульса информационный сигнал на выходе порогового блока 29 соответствует значению импульсного коэффициента р (фиг. 7Ц, сигнал на выходе второго счетчика 28 соответствует коду нуля (фиг. 8 6), что определяет выбор нуле вой ячейки блока 33, сигнал на выходе четвертого счетчика 38 равен коду числа "4" (фиг. 7z), на выходе перемножителя 39 — коду числа "12" (фиг. 7 4), сигнал, чоступающий с третьего входа блока 19 на второй вход второго сумматора 40, равен коду нуля (фиг.7е) и сигнал на выходе второго сумматора 40 равен коду числа "12", что соответствует номеру поступающего на первый вход блока 19 импульсного коэффициента.

С выхода второго сумматора 40 код числа "12" поступает на второй вход (вход данных) блока 33, подготавливая запись числа "12" в нулевую ячейку указанного элемента в том случае, если значение д превышает пороговое

iz (если значение 8 ниже порогового, "и указанная запись не производится), а также через третий коммутатор 4 1 на первый выход блока 19, осуществляя в первом блоке 17 выбор двенадцатой ячейки (флг. 88) .

В пороговом блоке 29 происходит сравнение значения лмпульсного коэффициента с пороговым и в зависимости от результата сравнения — управление ключом 30 (фиг. 8«) . В данном примере значение p меньше порогового, поэтому ключ 30 заперт (фиг. 8 Д .

По переднему фронту первого управляющего импульса (фиг. 78) информация о значении импульсного коэффициента g,< записывается в ячейку лервого блока 17, адрес которой определяется сигналом на первом выходе блока1

1577076

Состояние второго счетчика 28 (Фиг.8В) и блока 33 при этом не изменяется, По . заднему фронту первого управляющего импульса информация в первом регистре, 1 устройства сдвигается на одну

9 5 . ячейку вправо, при этом на первый вход блока 19 поступает информационный сигнал, соответствующ»»й следующему импульсномукоэффициенту g (фиг.7Ц .

Кроме того, уменьшается на единицу состояние четвертого счетчика 38 ,(фиг.7z), в результате чего на выхо,де второго сумматора 40 формируется ( ( номер вновь поступившего импульсного коэффициента — "9".

В Данном. примере значение р также меньше порогового, поэтому на выходе ( порогового блока 29 сигнал отсутству ет (фиг. 8а) и ключ 30, как и в пре— дццущем случае, заперт (фиг.8 6) . По

»»ереднему фронту второго управляющего импульса g записывается в девятую ячейку первого блока 17, а состояние второго счетчика 28 и блока 33, как и 25 в предыдущем случае, не изменяется.

По заднему фронту второго управляющего импульса происходит. следующий сдвиг информации в первом регистре 1- на одну ячейку вправо, при этом 0 на первый вход блока 19 поступает информационный сигнал, соответствующий следующему импульсному коэфйициенту @ (фиг. 76), значение которого в данном примере больше порогового.

Кроме того, как и в предыдущем случае, уменьшается на единицу состояние четвертого счетчика 38 (фиг.7 ), в результате чего на выходе второго сумматора 40 формируется номер вновь поступившего импульсного коэффициента — "6" (фиг. 7 ) . Так как значе— ние g больше порогового, на выходе порогового блока 29 появляется сигнал (фиг. 7 6), который открывает ключ 30 к моменту прохождения третьего управляющего импульса, по переднему фронту .которого значение g записывается в шестую ячейку первого блока 17, а указанный номер "6" записывается в нулевую ячейку блока 33 вследствие поступления на его третий вход управляющего сигнала с выхода .ключа 30 (фиг. 8Е) .

По заднему фронту третьего управляющего импульса (фиг. 76) снова сдвигается на одну ячейку вправо информация в первом регистре 12 устройства и на .первый вход блока 19 начинает поступать информационный сигнал, соответствующий следующему импульсному коэффициенту g9 (фиг. 7 ), значение которого в данном примере также превышает пороговое. Одновременно по заднему фронту третьего управляющего импульса увеличивается на единицу состояние второго счетчика 28 (фиг.8в) и тем самым подготавливается выбор следующей свободной ячейки блока 33 первой, Кроме того, как и в предыдущих случаях, уменьшается на единицу состояние четвертого счетчика 38, в резуль-. тате чего на выходе второго сумматора

40 формируется номер вновь поступившего импульсного коэффициента — "3" (фиг. 7a) . Аналогично происходит работа блока 19 при поступлении четвертого и пятого управляющих импульсов.

Таким образом, после серии из пяти управляющих импульсов в нулевой и первой ячейках блока 33 оказываются записанными соответственно значения

"6" и "3" (фиг. 6 ), на выходе второго счетчика 28 — Йомер следующей свободной ячейки блока 33 — "2" (фиг.8 8), а в ячейках первого блока

"0 оказываются записанными соответственно значения g» g g g 8 3 g»

После поступления второго отсчета исходного сигнала в момент времени -(-Т блок 19 работает аналогично описанному, за исключением того, что при этом не производится установки в исходное состояние второго и четвертого счетчиков 28 и 38, а на второй вход второго сумматора 40 с третьего входа блока 19 поступает код единицы (фиг. 7е).

Блок 0 работает следующим образом.

По заднему фронту каждого импульса., вырабатываемого тактовым генератором 53 (фиг. 9а), второй счетчик 48 переходит в следующее состояние (фиг. 9б), во время которого на выходе второго дешифратора 50 появляется сигнал логической "1" (фиг.9в), разрешающий прохождение положительного импульса с выхода тактового генератора 53 на пятый выход блока 20 (фиг . 9г) .

По заднему фронту указанного импульса второй счетчик 48 переходит в следующее первое состояние, при котором сигнал на выходе второго де-

1577076 шифратора 50 пропадает, препятствуя прохождению следующих импульсов тактового генератора 53 на пятый выход блока 20, Непосредственно до формирования

I каждого укаэанного синхроимпульса триггер 42 находится в состоянии, при котором на его прямом выходе присутствует сигнал логического "0", пре" пятствующий формированию управляющих импульсов на первом и втором выходах блока 20, а сигнал логической "1" на его инверсном выходе удерживает первый счетчик 47 в нулевом состоянии.

При появлении синхроимпульса на пятом выходе блока 20 первый и второй

АЦП 1 и 15 производят очередное аналого-цифровое преобразование. По окончании указанного процесса в момент времени, синхронизируемьп» перецним фронтом одного из импульсов тактового генератора 53, пропадает (переходит из логической "1" в логический "0") сигнал на входе блока 20 (фиг. 9д), при этом на ее третьем выходе появляется сигнал логической

"1" (фиг. 9к), переводящий первый и второй блоки 17 и 18 в режим чтения, при этом происходит синтез копии эхосигнала, по окончании которого в момент времени, синхронизированный передним фронтом одного из следующих импульсов тактового генератора 53, появляется сигнал на входе блока 20 (фиг. 9д), что вызывает появление импульса на выходе одновибратора 51 и соответственно шестом выходе блока 20 (фиг. 9и), синхронизирующего работу

Ц»Л 3, пропадание сигнала чтения на третьем выходе блока 20 (фиг. 9к), а также перевод триггера 42 в состояние, при котором на его прямом выходе появляется сигнал логической "1" (фиг. 9е), разрешающий формирование управляющих импульсов на выходах первого и второго элементов И 43 и 44, совпадакипих по времени с инвертированными импульсами на выходе тактового генератора 53, что обеспечивает необходимый временный сдвиг между открыванием" первого и второго элементов

И 43 и 44 и появлением первого управляющего импульса на первом и втором выходах схемы (фиг. 9ж). В момент окончания управляющих импульсов по переднему фронту импульсов тактового генератора 5 первый счетчик 47 переходит в следующие после нулевого состояния (фиг. 9з), при этом появляется сигнал на выходе первого дешифратара

49, изменяющий состояние триггера 42 (фиг. 9е), на прямом выходе которого появляется сигнал логического "0", запрещаю»ций прохоядение управляющ»»х импульсов с выхода тактового генератора 53.

Формула изобретения

1. Адаптивное устройство компенсации эхосигнала, содержащее последовательно соединенные первый аналого-цифровой преобразователь, блок вычитания и цифроаналоговый преобразователь, к входу которого подключены последо20 вательно соединенные первый блок нелинейного ограничения сигнала, первый перемножитель, сумматор и первьп» регистр сдвига, выход которого подключен к второму входу сумматора, после25 довательно соединенные второй перемножитель и накопитель, выход которого соединен с вторым входом блока вычитания, а также второй аналого-цифровой преобразователь и последователь3Q но соед»»неш»ые второй регистр сдвига и второй блок нелинейного ограничения сигнала, выход которого подключен к второму зходу первого перемножителя, причем выход второго регистра сдвига соединен с его первым входом, о т л и35 ч а ю щ е е с я тем, что, с целью повышения точности компенсации эхосигнала при повышенной длительности импульсной характеристики эхотракта, 40 введены последовательно соединенные счетчик, дешифратор z» ключ, а также блок управления, блок синхронизации, IIpDBfDI и второй блоки памяти и блок задержки, выход которого через второй блок памяти подключен к первому входу второго перемнояштеля, второй вход которого соединен с выходо.» первого блока памяти, первьп» выход которого соединен с выходом сумматора и первым входом блока управления, второй вход которого подключен к выходу дешифратора, вход которого объединен с третьим входом блока управления, четвертью вход которого объединен с входами блока задержки, счетчика, вторым входом накопителя и подключен к первому выходу второго аналого-цифрового преобразователя, второй выход которого подключен к второму входу ключа и вто76

15770 рому входу второго блока памяти, первый вход которого объединен с третьим . входом ключа, первь»й и второй выходы которого подключены к соответствующим второму и третьему входам второго регистра сдвига, синхронизирующий вход которого соединен с первым выходом блока синхронизации, второй вход которого подключен к пятому входу блока 10 управления и синхронизирующим входам первого регистра сдвига и первого блока памяти, второй вход которого подключен к первому выходу блока управ- ления, второй выход которого подключен 15 к третьему входу второго блока памяти, четвертьп» вход которого объединен с третьим входом первого блока памяти и подключен к третьему выходу блока синхронизации, четвертый выход кото- 20 . ого подключен к шестому входу блока управле»п»я, третий выход которого социнен с входом блока синхронизации, пятьп» выход которого соединен с син.-,.>.>изирующими входами первого и вто- 25 ,. ого аналого-цифровых преобразователей, а шестой выход . блока син,хронизации соединен с синхрония»»руюцим входом цифроаналогового

;.. -».эбраэователя. 30 тро»»ство IIO II 1 > а»п щ е е с я тем, что блок управлен:.-я содержит блок установки режима, ьп»од к.. горого подключен к первым входам первого счетчика, первого, вто35 рого и третьего коммутаторов, вторые входы второго и третьего из которых объединены и подключены -к выходу блока памяти, первый вход которого под-! 40 ключен к выходу первого коммутатора, второй вход которого соединен с выходом первого счетчика и входом дешифратора, выход которого соединен с первым входом блока установки режима, второй вход которого объединен с вторым входом первого счетчика, а также после