Устройство для ввода информации

Устройство для ввода информации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано при построении устройств обработки изображений. Цель изобретения является повышение быстродействия ввода информации. Устройство содержит первый преобразователь кодов, блок управления, первый регистр, второй преобразователь кодов, блок обработких данных и генератор сигналов. В устройство введены формирователь сигналов с первого по четвертый коммутаторы, первый и второй блоки памяти, второй регистр и третий преобразователь кодов. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 0 06 F 3 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Инр. np gnp юг.1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ll0 ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

flPH ГКНТ СССР (21) 4628389/24-24 (22) 30.12.88 (46) 23.07.90. Бюл. М- 27 (72) И.В.Оноков и Г.10.0нокова (53) 691.327.12 (088.8)

156) Авторское свидетельство СССР

У 401989, кл. G 06 F 3/00, 1971.

Авторское свидетельство СССР

9 555395, кл. G 06 F 3/00, 1974.

„.SU„, 1580340 А1

2 (54) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ

% (5?) Изобретение относится к вычислительной технике и может быть использовано при построении устройств обработки изображений. Целью изобретения является повышение быстродействия ввода информации. Устройство содержит первый преобразователь I

1580340 татор 12, второй регистр 1 3, третий преобразователь 14 кодов и четвертый коммутатор 15. Указанная цель

5 достигается за счет введения формирователя 7, коммутаторов 8, 10,12, !

5, блоков 9, 1! памяти, регистра 13 и преобразователя 14. !2 ил., 4 табл. кодов, блок 2 управления, первый регистр 3, второй преобразователь 4 кодов, блок .5 обработки данных, генератор сигналов 6, формирователь сигналов 7, первый *оммутатор 8,первый блок 9 памяти, второй коммутатор 10, второй блок 11 памяти, третий коммуИсходное изображение (изображение ровня l) есть матрица размером м-1 „м-1;

2 х 2 элементов, принимающих

15 одно из двух условных значений: "0 и "1 Изображение уровня "2" строится по исходному путем вычисления элементов яркости по следующей формуле:

Изобретение относится к вычислительной технике и может быть использовано при построении устройств обРаботки изоЯражений.

Целью изобретения является повышение быстродействия ввода информации в ЭВМ.

3 с B(Aи ° АФ,) 2;

А,=о з

В(А,„...A,А,) > 2, А,0

В(Ам ° A 2)

9, если

1, если где А АА! „...А „А ю- число характеризующее адрес;

А — цифра в четвертичной системе 30 счисления на соответствующем месте, Количество цифр в числе М-ш+1. г

° /

В(А„,...А2А,) = (О,1} ;

Фрагмент исходного изображения имеет форму квадрата и его размеры равны 2х2 элемента исходного изображения. Вычисление значения элемента яркости на ш+1 уровне осуществляется по элементам ш уровня по аналогичному выражению.

Формула (1) является частным случаем рекурсивного выражения (3) з

О, если B(A А A ) 2; если - В(Ам ..Аш«А ) 7 2.

Таким образом, получилась пира- . фрАгмента, являются избыточными, мидальная структура данных из изоб- .так как повторяют уже известное знаражений всех ш = 1, М уровней. Для чение элементов яркости исходного формирования квадродерева из пира- 45 изображения данного фрагмента. мидальной структуры данных требуется Следовательно, в квадродереве сузнание элементов . изображения на ществует еще один паРаметР, помимо всех уровнях, которые описывают фраг- яркости,.на ш =.2, М уровнях, котоменты исходного изображения с точ- рый является управляющим и называетностью до элемента растра. Очевидно, 50 ся параметр терминальности Я. I что если на ш уровне имеется такой Рекурсивное выражение вычисления фрагмент, то на всех m-1, 1 уровнях .параметра терминальности имеет слеэлементы, описывающие части данного дующий Вид:

8(А„„...A„A ) = О О, если, Я(Ам ..A ) = 0 з

А ао

Я(А ...А„, А, ) = и В(Ам...Аю«) = 0, 411

А„;о

1, во всех остальных случаях

1580340

= ЗМ + 2 log М + 4.

Например, можно использовать микросхемы 556РТ5.

В табл.! представлены значения каждого из сигналов, формируемых преобразователем 26 во время цикла записи исходного изображения, циклов кодирования и циклов передачи данных в ЭВМ, а также во время ожидания очередного запроса ввода изображения от ЭВМ.

Элемент исходного изображения является всегда терминальным S(A+. ...А А„) = 0 по определению.

В связи с тем, что каждый элемент

m+1 уровня вычисляется на основании четырех элементов m уровня, образующих квадрат, целесОобразно развертку элементов данных в процессе кодирования и передачи осуществлять согласно с процессом вычисления. Развертка элементов m уровня есть рекурсивная

Е-развертка ш-уровня.

На фиг.l представлена функциональная схема устройства; на фиг. 2-— функциональная схема первого преобразователя; на фиг. 3 — функциональная схема блока управления; на фиг. 4 — функциональная схема блока обработки данных; на фиг. 5 — функ- 20 циональная схема генератора; на фиг. 6 — функциональная схема формирователя; на фиг. 7 — функциональная схема первого коммутатора; на фиг.8— функциональная схема первого блока 25 памяти; на фиг.9 — функциональная схема второго блока памяти; на фиг.10 — нумерация элементов изображения (а — растровая развертка; б—

Z-развертка 1-го уровня; в — Е-раз- 3р вертка 2-го уровня; г — Z-развертка

М=З уровня); на фиг.. Il — графическое изображейие: а — растровое; б— пирамидальное; в — квадродерево; на фиг. 12 — временные диаграммы формирования тактового сигнала в устрой35 стве.

Устройство (фиг. l ) содержит первый преобразователь 1 кодов, блок 2 управления, первый регистр 3 второй 40 преобразователь 4 кодов, блок 5 обработки данных, генератор 6 сигналов, формирователь 7 сигналов, первый коммутатор 8, первый блок 9 памяти,второй коммутатор 10, второй блок 11 па- 45 мяти, третий коммутатор 12, второй регистр 13, третий преобразователь !4 кодов и четвертый коммутатор 15.

Преобразователь 1 (фиг.2) содержит первый и второй формирователи 16.1 и 16.2, электронно-лучевую трубку (ЭЛТ) 17, источник I 8 изображения (например, слайд), фотоэлектронный умножитель 19, аналого-цифровой преобразователь (АЦП) 20 и шинный формирователь 21 В качестве формирователей 16.1 и 16.2 можно использовать микросхему ЦАП 1108ПАI. В качестве фотоэлектронного умножителя можно испольэовать фотоэлектронный умножитель ФЭУ-118, в качестве АЦП 20— микросхему 1107ПВI, а в качестве формирователя 21 — микросхему 589АП16.

Блок 2 управления (фиг.3) представляет собой блок формирования управляющих и счетных сигналов, определяющих режимы работы остальных блоков устройства, и содержит счетчик

22, триггер 23, делитель 24, элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ 25 и преобразователь

26. В качестве счетчика 22 можно использовать счетчик К555ИЕIО ° В качестве триггера 23 можно использовать триггер К555ТМ2. В качестве делителя

24 можно испольэовать счетчик

К555ИЕIО. В качестве элемента HCKJIIOЧАЮЩЕЕ ИЛИ 25 можно использовать мик" росхему К555ЛП5. В качестве преобразователя 26 можно использовать ПЗУ, адресный вход которой имеет разрядность больше или равную log < (2М+3), а разрядность слова данных должна быть равна

Yl + Y2 + Y3 + Y4 +. Y5 + Y6 + d

1 + 2 + (log

+ (М + 1) + 1 + (2М-2) Физический смысл сигналов, представленных в табл.1: YI — работа устройства по растровой (†- !) или рекурсивной развертке (= 9); Х2 сигнал управления работой генератора 6, (если Y2 = "11" — генератор выработает тактовые импульсы, если

Y2 = "01", то работа генератора зависит от других сигналов, если Y2 =

"00", то работа генератора запрещена); Y3 — код номера уровня плюс единица, по которому четвертый коммутатор 15 коммутирует соответствующий разряд сигнала, считываемого из блока 11 в режиме передачи и служит

1580340 для определения избыточных элементов, данных, за счет чего производится усечение пирамидальной структуры данных до квадродерева Y4 . — код ноУ

5 мера уровня, по которому коммутатор

10 и коммутатор 12 коммутируют соответствующий разряд сигнала, считываемого из блока 9 и блока 11 для формирования данных в режимах кодирования и передачи; Y5 — позиционный код номера уровня, каждый разряд которого является управляющим сигналом в блоке 9 и в блоке 11" d- старшие разряды сигнала счет, вырабатываемого блоком 2 управления. Этот сигнал является шагом Д развертки элементов данных во время записи, кодирования и передачи данных; 76— сигнал управления частотой тактовых импульсов (если Y5 = "0", сигнал в младшем разряде сигнала счета тождественен сигналу на тактовом входе, в противном случае частота на выходе равна 4/5 входной. На фиг. 12 . 25 представлены временные диаграммы формирования младшего разряда сигнала счет.

Регистры 3 и 13 представляют собой четырехразрядные сдвиговые реги- 30 стры. В качестве регистров можно использовать микросхемы К555ИР16.

Преобразователь 4 осуществляет преобразование в режиме кодирования по выражению (2). В режиме записи и передачи по сигналу управления с первого управляющего выхода блока 2 управления данный преобразователь переводится в третье состояние и не влияет на информационный вход блока 40

9. В качестве преобразователя можно использовать ПЗУ 556РТ11. В табл.2 приведена таблица истинности ПЗУ, используемой в качестве - преобразователя 4. 45

Блок 5 обработки данных (фиг.4) является интерфейсным для связи с

ЭВМ и содержит регистр 27, формирователь 28, элемент ИЛИ 29. В качестве регистра 27 можно использовать микросхему К531ИР16, а в качестве формирователя. 28 — микросхему К531ТМ2, в качестве элемента ИЛИ 29 — микросхему К555ЛЛ1 .

Генератор 6 (фиг.5) является стробируемым. Генератор состоит из элемента 2-2И -"ИЛИ 30 и генератора 31, В качестве элемента 2-2И-ИЛИ 30 можно использовать микросхему К555ЛР1, а генератор 31 может быть выполнен на микросхеме К555ГГ1.

Формирователь 7 (фиг.6) содержит сумматор 32, регистр 33 и элемент

ИЛИ 34. В качестве сумматора 32 можно использовать микросхему К555ИМ6, в качестве регистра 33 — микросхему

К555ИР16, в качестве элемента ИЛИ 34— микросхему К555ЛЛ1.

Коммутатор 8 (фиг.7) содержит шифратор 35 и коммутатор 36. В качестве коммутатора 36 можно использовать микросхемы К555КП11, а в качестве шифратора 35 — колодку с 2М-2 входами и выходами, которые соединяются между собой с помощью навесного монтажа. Между разрядами входа и разрядами выхода существует взаимоодноl значное соответствие, представленное в табл.3 и на фиг.7б.

Следовательно, первые 1, M-1 разряды входа шифратора соединены с соответствующими нечетными выходами шифратора, а последние М, 2М-2 разряды входа шифратора соединены с соответствующими четными выходами шифратора.

Блок 9 памяти (фиг.8) содержит узел 37 памяти, M-2 узлов 38.1... ...38.M-2 памяти и регистр 39. В качестве узла 37 памяти и узлов 38.1 ...38.M-2 памяти можно использовать микросхемы 132РУ5, а в качестве регистра 39 — микросхему К555ИР16.

Блок 11 памяти (фиг.9) содержит

М-2 узлов 40.1 ...40.M-2 памяти и регистр 41. В качестве узлов 40.1... ...40.М-2 памяти можно использовать микросхемы 132РУ5, а в качестве регистра 41 — микросхему К555ИР16.

Коммутатор 10 и 12 выполняют стандартную функцию коммутации одного из М входов на выход в соответствии с кодом на управляющем входе. В качестве коммутаторов 10 и 12 можно использовать микросхемы К555КП1.

Преобразователь 14 осуществляет преобразование в режиме кодирования по выражению (3). В качестве преобразователя 14 можно использовать микросхему ПЗУ 556РТ11. Старшие четыре разряда адресного входа микросхемы являются первым информационным входом преобразователя 14, а младшие четыре разряда — вторым информационным входом.

1580340

В табл.4 приведена таблица истинности ПЗУ, используемого в качестве преобразователя 14.

Коммутатор 15 выполняет стандартную функцию коммутации одного из И+1 входов на выход в соответствии с ко-. дом на управляющем входе. Младшие

m = 1, М входов коммутатора соединены соответственно с ш = 1, М.разрядами информационного входа коммутатора

1 5, а на М+1 вход коммутатора подается постоянно уровень логической единицы.

Устройство работает в трех основных режимах: запись исходного изображения; формирование пирамидальной структуры данных (кодирование); передача данных в виде структуры квадродерева.

При поступлении сигнала запроса передачи изображения в ЭВМ уровня логической единицы на первый управляющий вход устройства, оно переходит в режим записи исходного изображения ° В этом режиме функционируют следующие блоки: преобразователь

1, блок 2 .управления, блок 5 обработки данных, генератор 6, формирователь 7, коммутатор 8, блок 9,коммутатор 15. Все остальные блоки не влияют на работу устройства в режиме записи исходного .изображения.

Сигнал запроса с первого управляю— щего входа устройства поступает на первый вход запроса блока 5 обработки данных, на вход запроса блока

2 управления и на управляющий вход формирователя 7. При этом сигнал запроса через элемент ИЛИ 29 поступает на вход сброса формирователя 28,на выходе которого формируется сигнал уровня логической единицы, который держится вплоть до подготовки первого элемента данных для передачи в

ЭВМ. С выхода формирователя 28 сигнал поступает на управляющий вход, указывая на отсутствие данных на информационном выходе устройства, и на первый вход. генератора 6, где через элемент 2-2И"ИЛИ 30 поступает на вход стробирования генератора 31 и переводит его из режима ожидания в режим генерации тактовых импульсов, которые поступают на тактовый вход блока 2 управления ° Сигнал запроса поступает на вход установки триггера 23, на выходе которого форуправляющем выходе преобразователя

26 переводит выход преобразователя

4 в третье состояние, формирователи

16.1 и 16.2 и шинный формирователь

3S

21 преобразователя переводит. в рабочее состояние, а коммутатор 36 коммутатора 8 коммутирует и» гыход сигналы с первого своего входа, следо-. вательно шифратор 35 в режиме записи

40 исходного изображения не влияет на работу устройства. На втором управляющем выходе формируется сигнал уровня логической единицы в обоих разрядах, который проходит через вторую половину элемент" 2-2И-ИЛИ 30 на вход стробирования генератора 31 и поддерживает егоs режиме непрерывной генерации тактовых импульсов.

На третьем управляющем выходе преобразователя 26 формируется код числа

g. Следовательно, на выход второго коммутатора 15 коммутируется первый разряд выхода блока 11 который постоянно равен логическому нулю. Таким образом, в режиме записи исходного изображения на стробирующий вход блока 5 обработки данных сигнал уровня логической единицы не поступает и устройство на своем управляющем вы1О !

30 мируется сигнал, который, поступая на вход обнуления счетчика 22,переводит его в режим счета. На информационном выходе счетчика 22 держится код.числа g до поступления импульса на счетном входе счетчика 22. Сигнал запроса поступает также через элемент ИЛИ 34 на вход обнуления регистра 33, с выхода которого код числа поступает на второй вход сумматора 32 и на адресный вход коммутатора 8.

Таким образом, на выходах преобразователя 26 формируются сигналы согласно табл. 1 в режиме записи.Уровень логического нуля ча шестом управляющем выходе преобразователя 26 держит делитель 24 в режиме обнуления, т.е. на его выходе формируется код числа g. Следовательно, тактовые импульсы поступают через элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ 25 на первый разряд счетного выхода блока. 2 управления без изменения, так как на втором входе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 25 в режиме записи исходного изображения постоянно держится сигнал уровня логического нуля {фиг.12). Сигнал уровня логической единицы на первом

1580340

12 (4) А +1= А + д где А — адрес в интервал времени й;

А +, — адрес в следующий интервал времени t+! интервал времени t = 1 равен периоду тактовых импульсов на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 25.

Тактовые импульсы с младшего разряда счетного выхода блока 2 управ- . ления поступают на вход управления ,регистра 33 и тактируют работу формирователя 7, на адресном выходе которого формируется последовательность адресов, начинающаяся с кода

9, вычисляемого по формуле (4) вплоть до кода 2 ™ (количество элементов разложения в иэображении) .

Сигнал адреса поступает на адресный вход коммутатора 8, в котором без изменений через коммутатор 36 посту" пает на его выход и далее параллельно на адресные входы преобразователя 1 и блока 9, тем самым определяя взаимооднозначное соответствие между элементами разложения в источнике

1 8 изображения и элементами узла 37 памяти. Таким образом, в режиме записи исходного изображения осуществляется сканирование источника 18 изображения по растровой развертке, при этом в каждом такте выполняются следующие операции: по адресу, поступающему на входы формирователей ходе не формирует сигнал готовности данных.

Четвертый управляющий сигнал преобразователя 26 в режиме записи не влияет на работу устройства. Сигнал с пятого управляющего выхода преобразователя 26 поступает на управляющий вход блока 9, при этом узел 37 памяти, на управляющий вход которого поступает сигнал уровня логического нуля, функционирует в режиме записи, а узлы 38.1...38.M-2 памяти и регистр 39 — в режиме считывания,так как на их входы управления подается сигнал уровйя логической единицы, На выходе шага Л развертки формируется код числа l, т.е. перебор адресов в режиме записи исходного изображения осуществляется с точ-, ностью до элемента исходного изображения. Сигнал шага развертки поступает на первый вход сумматора 32,на выходе которого формируется адрес, который вычисляется по формуле

16.1 и 16.2, позиционируется луч в

ЭЛТ 17, световой сигнал которого проходит через источник 18 изображения и поступает на вход фотоэлектронного умиожителя 19, где преобразуется в электрический. С его выхода электрический сигнал, несущий информацию об оптической плотности изображения в данной точке поступает через АЦП

20, где формируется двухуровневый сигнал плотности иэображения, на информационный вход шинного формирователя 21 и далее на информационный вход узла 37 памяти. Растровая развертка обусловлена тем, что на формирователь 16.1, который подключен к входу горизонтального отклонения луча ЭЛТ 17, поступают младшие разря20 ды адреса, формируемого формирователем 7, а на формирователь 16.2 старшие. На фиг. 10а представлен пример нумерации элементов изображения по растровой развертке. гм-

25 После записи последнего 2 элемента исходного изображения и формирования следующего адреса в сумматоре 32 вырабатывается сигнал переполнения, который через элемент ИЛИ 34

30 обнуляет.содержимое регистра 33 и, поступая на счетный вход счетчика

22, увеличивает его содержимое на единицу. Следовательно, на выходе счетчика 22 формируется код числа 1, что означает окончание режима записи исходного изображения и начало режима формирования пирамидальной структуры данных (табл.1)., В режиме формирования пирамидаль40 ной структуры данных функционируют почти все блоки, кроме блока 5 обработки данных преобразователя 1.

Этот режим можно разбить на М-1 подрежимов. В первом поцрежиме, который

45 определяется кодом числа на адресном выходе счетчика 22, осуществляется вычисление элементов второго уровня пирамиды по исходному изображению, по определению, являющимся

1"м уровнем пирамиды. В этом режиме на шестом управляющем выходе преобразователя 26 формируется сигнал уровня логической единицы во всех подрежимах (табл.1), по которому

55 делитель 24 формирует трехразрядный параллельный код, получаемый в режиме счета тактовых импульсов. Третий разряд выхода делителя 24 поступает на второй вход элемента ИСКЛЮЧАЮЩЕЕ

1580340

ИЛИ 25 и изменяет частоту тактовых импульсов. Временные диаграммы формирования сигнала на первом разряде счетного выхода блока 2 управления представлены на фиг.12.

Повторяющаяся последовательность кодов чисел от 0 до 4 включительно поступает на младшие разряды адресного входа преобразователя 26, при этом в первых четырех тактах из пяти осуществляется считывание информации из блока 9 и блока 11, а в пятом такте запись в эти блоки согласно виду пятого управляющего сигнала преобразователя 26.

На счетный вход формирователя 7 поступает код шага d развертки, равный в первом подрежиме единице, следовательно, осуществляется перебор всех элементов исходного изображения. На адресном выходе регистра ,33 каждые пять тактов формируется четыре адреса, причем четвертый адрес держится в течение двух тактов, так как,на управляющий вход регистра 33 поступают тактовые импульсы, .сформированные на выходе элемента

ИСКЛЮЧАЮЩЕГО ИЛИ 25 (фиг.12). Таким образом, каждые пять тактов осуществляется чтение четырех соседних элементоь изображения из блока 9 и блока ll и запись элемента данных в эти блоки. Сигнал на втором управляющем выходе преобразователя 26 поддерживает генератор 6 в режиме генерации тактовых импульсов непрерывно в режиме кодирования. Сигнал на третьем управляющем выходе преобразователя

26 подключает первый разряд выхода блока 11 на выход коммутатора 15,как и в режиме записи исходного изображения. Следовательно, и в режиме кодирования устройство на своем управляющем выходе не выставляет. сигнал готовности. Сигнал уровня логического нуля на первом управляющем выходе преобразователя 26 переводит в нерабочее состояние преобразователь 1 и

его информационный выход переключается в третье состояние, а выход преобразователя 4 переводится в рабочее состояние, Сигнал с первого управляющего выхода преобразователя

26 поступает также на управляющий вход коммутатора 36, который подклю- чает сигнал с второго входа на свой выход. Следовательно, сигнал с адресного выхода формирователя 7 поступа5

25 мируется четырехразрядный параллель30 рез коммутатор 12 и регистр 13, на выходе которого код числа равен 8.Во время пятого тактового импульса генератора 6 осуществляется хранение ин- формации в регистрах 3 и 13, а не сдвиг, так как пятый тактовый импульс на их управляющих входах отсутствует (фиг.l2). Так же во время пятого тактового импульса осуществляется запись полученного в преобразователе

4 согласно табл.2 кода яркости в блок 9 (узел 38.1 памяти) и запись полученного в преобразователе 14 согласно табл.3 кода терминальности в блок 11 (узел 40.1 памяти). Такой повтор через пять тактовых импульсов осуществляется до полного перебора всех элементов исходногс изображения и вычисления всех элементов второго уровня, которых в четыре раза меньше элементов исходного изображения.

По окончании первого подрежима режима кодирования на выходе переполне— .ния сумматора 32 формируется импульс, который через элемент ИЛИ 34 обнуляет содержимое регистра 33, а также увеличивает на единицу код на выходе счетчика 22, что приводит к Формированию новых управляющих сигналов уже

55 ет через шифратор 35 и коммутатор

36 на адресные входы блока 9 и блока 11. В шифраторе 35 осуществляется перестановка разрядов сигнала адреса, требуемая для формирования Zразвертки. Сущность Е-развертки заключается в том, что элементы изображения разворачиваются в линейную последовательность по закону показанному на фиг.lOб-r. Процесс кодирования заключается в чтении четырех элементов, образующих квадрат из узла 37 памяти исходного изображения и запись результата кодирования в элемент узла 38.1 памяти, номер которого в развертке равен номеру пятерки тактовых импульсов. Hs блока

9 считываются последовательно четы.— ре элемента данных из узла 37,кото-, рый коммутируется коммутатором 10 по сигналу с четвертого выхода блока

2 управления на информационный вход регистра 3, на выходе которого фогный код иэ считанных последовательно четырех элементов аниных.Аналогичную цепочку блоков проходит сигнал терминальности: от блока 11, где он постоянно равен логическому нулю,че1580340

16 в подрежиме вычисления элементов третьего уровня по элементам второго уровня.

Как видно из табл.! во втором подрежиме остаются неизменными сигналы на. первом, втором, третьем и шестом управляющих выходах преобразователя 26. Изменения на остальных выходах обусловлены следующими причинами: так как во втором подрежиме исходными данными для вычисления кодов яркости и терминальности являются элементы второго уровня, то на четвертом управляющем выходе формируется код, do которому выходы узлов

37.1 и 40 .1 памяти коммутируются через коммутаторы 10 и 12 соответственно на входы регистров 3 и 13. Работа последних и преобразователей 4 и 1 4 аналогична их работе в первом подрежиме режима кодирования. С пятого, управляющего выхода преобразователя

26 на управляющие входы блоков 9 и

11 поступают сигналы, обеспечивающие запись информации во время пятого тактового импульса генератора 6 в узлы 38.2 и 40.2 третьего уровня. При считывании из узлов 38.1 и 40.1 младшие два разряда не используются, следовательно, соседние элементы в этих узлах расположены в адресном пространстве исходного изображения по каждому четвертому адресу. Поскольку требуется считывать их последовательно в течение четырех тактовых импульсов, то необходимо сформировать требуемый перебор адресов.Это осуществляется тем, что шаг d развертки в данном подрежиме равен четырем, и по формуле (4) получается последовательность адресов с шагом четыре. К текущему значению ад- реса, хранящегося в регистре 33, в сумматоре прибавляется число четыре.

На фиг. 10в,г показаны примеры нумерации элементов на уровнях 2 и 3

5 tt и

Аналогично производится кодирование во всех М-1 подрежимах. В М-1 подрежиме вычисляется единственный элемент М уровня, значение яркости и терминальности которого записывается соответственно в регистры 39 и

41. По окончании М-1 подрежима кодирования счетчик 22 формирует следующий код цикла, с которого начинается непосредственно режим передачи данных по структуре квадродерева, а именно первый его подрежим.

В Режиме передачи данных в виде структуры квадродерева работают почти все блоки, кроме преобразователя

1, регистров 3 и 13 и преобразователей 4 и 14, Этот режим можно разбйть на M подрежимов, в каждом из которых передаются терминальные элементы только соответствующего уровня. В первом подрежиме, который определяется кодом числа на адресном выходе счетчика 22, осуществляется дважды передача единственного элемента М-ro уровня пирамидальной структуры. В этом режиме в блоке 2 управления формируются следующие сигналы: на первом управляющем выходе продолжает держаться уровень логического нуля как и в режиме кодирования, что

20 обеспечивает формирование Z-развертки на коммутаторе 8 за счет перестановки разрядов адреса на шифраторе

35» как это показано на фиг.7б. На втором управляющем выходе блока 2

25 формируется код сигнала, равный "1", который обеспечивает останов устрой-. ства после подготовки очередного эле" мента данных на своем информационном выходе, вплоть до запроса, поступаю30 щего по второму управляющему входу в устройство и снимающему сигнал готовности на выходе формирователя 28,очередного элемента данных. Следовательно, генератор 6 вырабатывает последовательность тактовых импульсов с момента запроса очередного элемента данных в ЭВМ до момента записи следующего элемента в регистр 27. Указанием наличия требуемого для пере4 дачи данного является строб, который формируется на выходе коммутатора

15, и, по которому производится запись данных в регистр 27 и установка сигнала готовности на выходе

41 формирователя 28. На шестом управляю-. щем выходе преобразователя 26 формируется сигнал уровня, логического нуля, который обнуляет делитель 24 и, следовательно, тактовые импульсы с

50 входа элемента ИСКЛЮЧАЮ111ЕЕ ИЛИ 25 беэ изменений поступают на его выход, как и в режиме записи исходного изображения.

Из блока 9 и блока 11 считываются элементы всех узлов и регистров по адресу 9, но через коммутаторы 10 и

12 на информационные входы блока 5 обработки данных поступают значения яркости и терминапьности только эле

1580340 ! и

17 мента М-ro уровня, так как на четвертом управляющем выходе блока 2 формируется код, коммутирующий М-й разряд информационного входа на выход коммутаторов 10 и 12. Однако, более

5 общего элемента, описывающего изображения в пирамидальной структуре, нет следовательно в процессе передачи он должен быть передан всегда, это можно интерпретировать следующим образом: единственный элемент М-го уровня является дочерним нетерминального гипотетического элемента M+1 уровня.

Таким образом, третий управляющий сигнал поступает на управляющий вход коммутатора 15 и коммутирует М+1 вход коммутатора, соединенный с шиной уровня логической единицы, на выход, соединенный с входом стробирования блока 5 обработки данных. Следова- тельно,- элемент М уровня пирамидальной структуры всегда является элементом структуры квадродерева и передается в ЭВМ, так как шаг развертки,фор-25 мируемой преобразователем 26, равен в первом подрежиме режима передачи половине количества элементов в исходном изображении плюс один, то первый элемент íà M уровне передается дваж- 30 ды, после чего вырабатывается импульс переполнения на сумматоре 32,который поступает на счетный вход счетчика

22. На его выходе формируется код адреса следующего подрежима, и так далее вплоть до передачи элементов исходного изображения.

Если, при просмотре пирамидальной структуры после запроса из ЭВМ очередного элемента данных этот элемент 40 является дочерним терминального эле мента (код терминальности равен "g"), который бып передан ранее или также является дочерним терминального эле,мента, тогда на стробирующий вход блока 5 обработки данных строб уровня логической единицы не поступает и устройство на своем управляющем выходе сигнал готовности также не

Выставляет ° Следовательно, Генератор 50

6 продолжает вырабатывать тактовые импульсы до тех пор, пока не обнаружен элемент данных, являющийся дочерним нетерминального элемента более верхнего уровня и, следовательно, являющийся также элементом структуры квадродерева. При этом количество просмотренных устройством элементов пирамидальной структуры может быть очень большое. Коэффициент сжатия исходного изображения в первом приближении равен среднему количеству элементов пирамидальной структуры

"просмотренных" устройством для передачи одного элемента структуры кв адродерева.

По окончании М-го цикла передачи данных уровня исходного изображения в сумматоре 32 формируется очередной импульс переполнения, который изменяет код на выходе счетчика 22 на единицу и переводит устройство в режим окончания передачи данных и ожидания следующего запроса ввода изображения от ЭВМ. Это осуществляется тем, что на втором управляющем выходе блока 2 формируется код 9, который маскирует сигнал неготовности устройства к передаче очередной порции данных и запрещает работу генератора 6. Имеется возйожность в любой момент прерывать работу устройства для осуществления записи, кодирования и передачи нового изображения. Это приводит к дополнительному сжатию информационного потока в режиме ассоциативного поиска определенного изображения. Если передаваемое изображение сильно отличается от требуемого, в ЭВМ.вводят достаточно грубое описание изображения для того, чтобы определить несоответствие передаваемого изображения требуемому . Следовательно, процесс передачи в некоторых случаях может быть прекращен после передачи первых и c M уровней описания изображения.

Использование изобретения обеспечивает повышение быстродействия при вводе изображений в ЭВМ в 8-40 раз, при сохранении точности. Эффективность использования устройства при вводе изображений по медленному ка— налу обусловлена не только сжатием данных, но и возможностью совмещения обработки информации в приемнике с постепенным дополнением данных до требуемой точности, что; в свою очередь, ведет к уменьшению времени передачи изображения до требуемой точности в 1-20 раз по.сравнению с временем передачи всех данных об изображении. Эти свойства позволяют строить интерактивные системы, объединенные в сети с медленными каналами.

1580340

21

Таблица I

Адрес

Упр2 УпрЗ Упр4

Упр5

Упрб

Младши тарший

OOOB

llB

)I...!JOB 00...001B

00...001 В

)- 2

06... ООВ

0 )IB 0

° °

° °

М-! - М

М-2 .

О) ОООВ

М- I

М М-I

М- I М-2

О Ol В

2 !

IО...OOOB

01...000B

Il ...IllB

ОО...IOOB

О I

М+ (M-1) ! О

00...00)В

2М 000В

Ожидание

О0В

Таблица2! 1

Адрес Д Адрес Д Адрес Д Адрес ) Д

0000 0 0)00 0 1000 0

0001 0 0101 0 1001 0

0010 0 01) 0 0 1010 0

0011 0 Ol l ) 1 1011 1

ТаблицаЗ

Вход Выход Вход Выход

М-1

2И-2

2M+3

2М-2

M-1

ОООВ

OOIB

ОIОИ

0l I B

100В

ОООВ

ООIВ

О!ОВ

° Ol I B

)ООВ

ОООВ

OO1В

M-I 0)ОВ

OIIB

IOOB

М м+) OOOB

М+ (М-2) одежим

1 1

2 М

3 2

И+1

М

M+1

M+2

)1 ...Ill Â

II.. ° 1)IВ

11...11IB

11...11)B

11. ° .JOIB

)!...11)В

l l... l l l B

11...1) IB

) I... IIIÂ

1 I ...Oll В

11...) I IB

1!...l1fB

I l ...! I l B

ll...lllB

Ol ° ..1! JB

1100 0

1101 1

1110 )

1111 1

1580340

23

Та блица 4

Адрес

Выход

Код тер- Примечание минальКод тер- Код ярминаль- кости ности ности терминальные

Счет днипр

ТОКА

0000 ОООО О Элемент терминальный

0000 1111 О То же

° ° ° ° ° ° ° ° ° ° ° ° ° ° ° ° ° ° ° а ° ° °

Остальные адреса 1 Элементы не

Упр1

9пр2

ДпИ у/7р4

gnpf

Счет

15S0340

Формула изобретения

Устройство -для ввода информации, содержащее первыи преобразователь кодов, блок управления, первый регистр, второй преобразователь кодов, бл ок о бр аб о тки данных и r енер ат ор сигналов, первый выход блока управления соединен с управляющим входом первого преобразователя кодов, инфор 0 мационный выход и выход готовности блока обработки данных являются соответственно информационным выходом и выходом готовности устройства,первый вход запроса блока обработки дан- д5 ных соединен с входом обнуления блока управления и является первым управляющим входом устройства, выход первого регистра соединен с информационным входом второго преобразователя кодов, отличающееся тем, что, с целью повышения быстродействия ввода информации, в устройство введены формирователь сигналов, с первого по четвертый коммутаторы, первый и 25 второй. блоки памяти, второй регистр и третий преобразователь кодов,первый вход генератора сигналов соединен с выходом готовности блока обработки данных, второй вход запроса которого является вторым управляющим входом устройства, второй вход генератора сигналов соединен с вторым выходом блока управления, тактовый вход котоРОГО сОединен с ВыхОдОм ГенератОРа, сигналов, адресный выход формирователя сигналов соединен с информационным входом первого коммутатора, выход которого соединен с адресными входами первого преобразователя кодов,пер- 40 вого и второго блоков памяти, выход первого преобразователя кодов соединен с информационным входом первого блока памяти и с выходом второго преобразователя кодов, информационный и управляющие входы которого соединены соответственно с управляющим входом третьего преобразователя кодов и с первым выходом блока управления, третий, четвертый и пятый выходы которого соединены соответственно с управляющим входом четвертого .коммутатора, управляющими входами второго и третьего коммутаторов и управляющими входами первого и второго блоков памяти, счетные вход и выход блока управления соединены соответственно с выходом переноса и счетным входом формирователя сигналов, управляющий выход которого соединен с управляющими входами первого и второго регистров, управляющий вход первого коммутатора соединен с первым выходом блока управления, вход обнуления которого соединен с управляющим .входом формирователя сигналов, выход третьего преобразователя кодов соединен с информационным входом вто рого регистра, выход которого соеди- нен с информационными входами третьего и четвертого коммутаторов, выход первого блока памяти соединен с информационным входом второго блока памяти, выход четвертого коммутатора соединен со стробирующим входом блока обработки данных, первый и второй информационные входы которого соединены соответственно с выходами второго и третьего коммутаторов, выходы второго и третьего коммутаторов соединены соотвЕтственно с информационными входами первого и второго регистров, выход второго регистра соединен с информационным входом третьего преобразователя кодов.

Cmp

Улр

Z/V-2

Ceram

Упр

ZN-2

®щ1

Жй Р2

Упр1

Уп,0 2

2Н-2

Адр

1 580340

Фиг.4