Цифровой интегратор

Цифровой интегратор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к цифровой вычислительной технике и предназначено для решения дифференциальных уравнений. Цель изобретения - повышение точности интегрирования. Интегратор содержит группу накпливающих сумматоров 1, группу умножителей 3, блок 3 памяти, генератор 4 импульсов, распределитель 5 импульсов, регистр 6 начального значения, триггер 7, первый элемент ИЛИ 8, блок 12 элементоов ИЛИ, второй элемент ИЛИ 13, блок 14 элементов И, элементы И 15, 16. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

ÄÄSUÄÄ 1580359 (я)5 С 06 F 7/64

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4487469/24-24 (22) 28.09.88 (46) 23.07,90.Вюл, № 27 (71) Институт проблем моделирования в энергетике АН УССР (72) Г,Я.Береговенко, И,И.Воробьева, А,Е,Гершгорин, С.Е,Саух и В.В,Федотов (53) 681 а 32 (088 ° 8) (56) Авторское свидетельство СССР

¹ 414604, кл, G 06 F 7/64, 1974.

Автор кое свидетельство СССР № 928351, кл, G 06 F 7/64, 1982, (54) ЦИФРОВОЙ ИНТЕГРАТОР

2 (57) . Изобретение относится к цифровой вычислительной технике и предназначено для решения дифференциальных уравнений. Цель изобретения - повышение точности интегрирования.

Интегратор содержит группу накапливающих сумматоров 1, группу умножите" лей 3, блок 3 памяти, генератор 4 импульсов, распределитель 5 импульсов, регистр 6 начального значения, триггер 7, первый элемент ИЛИ 8, блок 12 элементов ИЛИ, второй элемент

ИЛИ 13, блок 14 элементов И, элементы

И 15, 16, 1 ил, 1580359

Изобретение относится к цифровой

1ычислительной технике и предназначено для решения дифференциальных уравнений.

Цель изобретения — повышение точности интегрирования.

На чертеже представлена схема интегратора для случая кубической интерполяции (К = 3), 10

Интегратор содержит группу 1 накапливающих сумматоров, группу 2 умножителей, блок 3 памяти коэффициентов операторов интегрирования, генератор 4,.импульсов, распределитель

5 импульсов, регистр 6 начального значения, триггер 7, первый элемент

ИЛИ 8, узлы элементов ИЛИ 9 - 11 блока 3, блок 12 элементов ИЛИ, вто рой элемент ИЛИ 13, -блок 14 элементов И, первый 15, и второй 16 элементы И, информационные входы 17-устройства, выходы 18 — 20 устройства, входы 21 начальной установки, входы пуска 22 и останова 23, накапливаю- 25 щие сумматоры 24 — 26 группы, умножители 27 — 29 группы элементы 30—

Р

38 памяти блока 3, Блок 3 состоит из К х К элементов

30 — 38 памяти, в которых хранятся 30 значения коэффициентов оператора инт е грир ов ания.

Для описания работы устройства вводят необходимые определения, X(m) =

x(m) О.. °

О...

О...

q(m) =

-2

-2h

1-2

-ЗЬ Çh

-э

k е ° °

° ° ° °

О

О..

q" "(m) 211 Ь2

О...

3h э

-Ь ° ° °

-ЗЬ

35 и могут быть легко построены для любого значения К с помощью треуголь40 ника Паскаля, Способ построения операторов интегрирования в области локальных интегродифференциальных -преобразований основан на равенстве порядков

45 полиномиальных функций x(m,t) и ) у(m,t) dt, связанных соотношением

X(t „) tA

Если функция y(m,t) является интерполяционным полиномом (K-1)-ro порядк а, то функция х (m, t ) должна быть

55 интерполяционным полиномом К-ro noI рядка, При этом интерполяционный полином y(m,t) строится на множестВе узлов 1 t 1Ь 1 - о 1 1 °. 1 Г dX(i-1) 61.

Д .

t-=F

X(i,t )= где m = 1 М

Пусть функция x(t) задана на интервале (а,Ь). Разделяют интервал ,(a,Ü) равноотстоящими точками а =

= С (с, С ...<,„, ... (,„= В на

М подынтервалов ((t „С „)) „„1,„.

На m-м подынтервале длиной Н = аппроксимируют функцию x(t) интерполяционным многочленом Ньютона x(m,t) К-го порядка. В узлах интерполяции „„, с щ -h. °, t „, -Kh, где h = Н/К, значения функций x(t) в области локальных интегродифференциальных преобразований является функция

Если значения функции X(i t ) объм единить в вектор а значения функции x(t) в узлах интерполяции t„, г „-h,... t -Kh объединить в вектор то имеем

X(m)= ll(m)x(m) и х(ш)=Г1 (m) X(m) ° . (2) Здесь матрицы преобразований размерности (К+1) х (К+ 1) имеют вид

° 4 4 ° ° ° ° ° ° ° ° ° В ° ° ° ° ° ° ° ° ° °

° ° ° ° \ \ ° ° ° ° ° ° ° ° ° ° ° ° ° ° ° ° °

1 х(ш,t) = J у(m, Г)d 2+ x(m,t ). m-r (3) 158035

В результате применения преобразования (1) к равенству (3) с учетом (2), получают векторно-матричное соотношение

x(m) = H(K,h) ° y(m) + x(t „,)e (4)

m = 1,M где И(К,h) — квадратная (КхК) матрица-оператор интегрирования;

e — К вЂ” мерный вектор с единич(ными элементами, кото- 15 рый учитывает начальное условие x (t m,), Элементы К-мерных векторов y(m) и x(m) совпадают с первыми K элементами (К+ 1) -мерных векторов y (m) и x(m).В векторах x(m) и x(m) отсутствуют элементы y(t -Kh) и

x(tm- Kh), Вид оператора интегрирования И зависит от .порядка интерполяции К.

В частности, при К =,3

И(3,h) (5)

30 априК=4

И(4 h)

40

При определении значений интервала х (Я) по .э нач ениям интегрируемой функции у (ш) реализуется параллель- 45 но-последовательная вычислительная процедура, На первом подынтервале интегрирования (а, „) необходимо задать постоянную интегрирования х(а)

= с и с помощью (4) найти значения 50 интеграла x(1), Поскольку соотношение (4) содержит векторно-матричные операции, то они могут быть реализованы на параллельном вычислителе. Среди найденных значений интегра- 55 л ла х(1) выбирают x(t ) и используют

1 его в качестве постоянной интегрирования на следующем подынтервале (С1,1, ). Переход от (m-1)-ro подын.Г

С 6 тервала интегрирования к (m)-у подынтервалу осуществляется последовательно для m = 2,3,...,M.

Цифровой интегратор работает следующим образом.

В исходном состоянии в элементы

30-38 памяти введены коэффициенты оператора интегрирования и через вход

2l в регистр 6 начальных значений внесено заданное начальное значение интеграла. Разрешающий сигнал установлен на последнем выходе распределителя 5, Работа интегратора начинается с момента подачи через вход 22 управляющего сигнала "Пуск!19 который устанавливают триггер 7 в единичное состояние. Единичный выход триггера 7 через элемент И 16 выдает разрешение на поступление тактовых импульсов генер атор а 4, Импульс генератора устанавливает разрешающий сигнал на первом выходе распределителя 5, Этот сигнал распределителя 5 является разрешающим сигна- лом считывания из регистра 6 начальных значений начального значения интеграла и подачи его на входы всех сумматоров 24-26, Этот же сигнал распределителя через элемент ИЛИ 13 и элемент И 16 устанавливает распределитель 5 в следующее состояние, Очередной сигнал распределителя является разрешающим сигналом для считывания первого столбца матрицы интегрирования и для ввода текущего значения входной функции с группы входов 17, Текущее значение функции поступает на первые входы умножителей

27-29, на вторые входы которых подаются значения коэффициентов первого столбца матрицы интегрирования из элементов 30,33 и 36 памяти, Выходы умножителей 27-29 соединены соответственно с входами сумматоров 24-26, в которых получается промежуточное

sначение интеграла, Всякий раз по окончании умножения вырабатывается сигнал, который переводит распределитель в следующее состояние, что вызывает подачу на входы умножителей нового текущего значения входной функции и соответствующего столбца матрицы интегрирования, †(К+2)-й сигнал распределителя 5 выдает значение интеграла на подынтервале на входы

18 — 20 сумматоров 24-26 и является сигналом записи в регистр 6 на1580359

Составитель А.Чеканов

Редактор Г,Гербер Техред А.Кравчук

Корректор 0.Ципле

Заказ 2013 Тираж 567 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 чальных значений нз сумматора 24 значения интеграла в последней точке подынтеграла, которое будет начальным значением интеграла на следующем подынтервале. Далее цикл повторяется, 3 конце интервала интегрирования на выходе 18 будет получено зчачение интеграла на всем интервале. 10

Выключение устройства происходит через вход 23, который переводит триггер в нулевое состояние, Формула изобретения 15

Цифровой интегратор, содержащий генератор импульсов, группу умножителей, группу накапливающих сумматоров и первый элемент И, входы которо" 20 го соединены с выходами признаков окончания операции умножителей группы, отличающийся тем, что, с целью повьппения точности интегрирования, он содержит триггер, блок 25 памяти коэффициентов операторов интегрирования, регистр начального значения, распределитель импульсов, второй элемент И, блок элементов И блок элементов ИЛИ и два элемента ИЛИ,30 причем выход генератора импульсов соединен с первым входом второго элемента И, выход которого соединен с входом распределителя импульсов, группа выходов которого соединена с 35 адресными входами блока. памяти коэффициентов операторов интегрирования и входами первого элемента ИЛИ, выход которого соединен с управляющим входом блока элементов И, информационные 40 входы которого соединены с информационными входами интегратора, а выходы — с-входами первых сомножителей умножителей группы, информационные выходы которых соединены с информационными входами накапливающих сумматоров группы, выходы которых соединены с выходами устройства, входы вторых сомножителей умножителей группы соединены с соответствующими группами выходов блока памяти коэффициентов операторов интегрирования, входы начальной установки интегратора соединены с входами первой группы блока элементов ИЛИ, входы второй группы которого соединены с выходами первого накапливающего сумматора группы, а выходы которого подключены к информационным входам регистра начального значения, выходы которого соединены с входами начального значения накапливающих сумматоров группы, вход запуска и останова интегратора соединены с входами установки в "1" и "0" соответственно триггера, выход которого соединен с вторым входом второго элемента И,третий вход которîro соединен с выходом второго элемента ИЛИ, первый вход которого подключен к выходу первого элемента И

Ф первый выход распределителя импульсов соединен с вторым входом второго элемента ИЛИ, входом чтения регистра начального значения и входами разрешения начальной установки накапливающих сумматоров группы, последний выход распределителя импульсов соединен с третьим входом второго элемента

ИЛИ, синхровходами накапливающих сумматоров, группы и регистра началь ного значения,