Устройство для кодирования и декодирования информации

Устройство для кодирования и декодирования информации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электросвязи. Цель изобретения является повышение быстродействия устройства. Устройство осуществляет перемножение входного кодового сигнала (вектора) на хранящийся в блоке 4 памяти сигнал (матрицу), что позволяет при использовании этого устройства в системах передачи информации осуществлять рекорреляцию сигнала ошибки. Устройство для кодирования и декодирования информации содержит программно-временный блок 1, выполненный на элементе 2 тактовой синхронизации, элементе 3 цикловой синхронизации и распределителе 4 импульсов, блок 5 постоянной памяти, блоки 6, 8, 10 элементов И, регистры 7, 11 сдвига и блок 9 триггеров. 1 ил.

СОКИ GOBETCHHX

Н /ЮП

РЕСПУБЛИН

„,SU,» 158 9 A 1 (51) Н 03 М 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРС1ВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРМТИЯМ

ПРИ ГКНТ СССР (21) 4010579/24-24 (22) 14.01.86 (46) 23.07.90. Бюл. № 27 (72) А.И.Запасный и В.В.Копытов (53) 62 1.394 (088.8) (56) Питерсон У, Уэлдон 3. Коды, исправляющие ошибки. — М.: Мир, 1976, с. 10, рис. 1. 1.

Авторское свидетельство СССР № 1218415, кл. G 08 С 19/28, 1984. (54) УСТРОЙСТВО ДЛЯ КОДИРОВАНИЯ И

ДЕКОДИРОВАНИЯ ИНФОРИАЦИИ (57) Изобретение относится к электро- ° связи. Целью изобретения является по2 вышение быстродействия устройства.

Устройство осуществляет перемножение входного кодового сигнала (вектора) на хранящийся в блоке 4 памяти сигнал (матрицу), что позволяет при использовании этого устройства в системах передачи информации осуществлять рекорреляцию сигнала ошибки.

Устройство для кодирования и декодирования информации содержит программно-временной блок 1, выполненный на элементе 2 тактовой синхронизации, элементе 3 цикловой синхронизации и распределителе 4 импульсов, блок

5 постоянной памяти, блоки 6, 8, 10 элементов И, регистры 7, 11 сдвига и блок 9 триггеров. 1 ил.

1580559 регистр 11, из которого с помощью считывающих синхроимпульсов преобразованный код поступает на выход устройства.

Поскольку преобразование осуществляется в процессе поразрядного поступления кодового слова на вход устройства, то задержка гни преобразовании отсутствует., что повышает быстродействие устройства.

Формула изобретения

Составитель М.Никуленко

Техред JI.Сердюкова Корректор О.Пипле

Редактор И.Горная

Заказ 2023 Тираж 660 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент". r.ужгород, ул. Гагарина,101

Изобретение относится к электро-! Связи и может использоваться в сис темах передачи дискретной информации для декорреляции сигнала помехи.

Целью изобретения является повышение быстродействия устройства.

На чертеже представлена структурная схема предлагаемого устройства.

Устройство содержит программновременной блок 1, выполненный на эле менте 2 тактовой синхронизации, эле,менте 3 цикловой синхронизации и рас пределителе 4 импульсов, блок 5 по стоянной памяти, второй блок 6 эле;ментов И, первый регистр 7 сдвига, первый блок 8 элементов И, блок 9 триггеров, третий блок 10 элементов

И и регистр 11 сдвига.

Устройство работает следующим об, разом.

При поступлении на вход устройства п-разрядного кодового слова по . сигналу "Начало слова" разрешается параллельный перенос кода задающего вектора из блока 5 через блок 6 в регистр 7. На уп1>авляющий вход регистра 7 с задержкой в один такт начинают поступать сдвигающие синхроимпульсы, обеспечивающие на каждом такте сдвиг содержимого регистра 7 на один разряд вправо и параллельную перезапись содержимого регистра 7 через блок 8 в блок 9 только при единичном значении очередного символа кодового слова. В блоке 9 осуществляется по- разрядное суммирование по модулю 2 содержимого регистра 7 и блока 9, т.е. осуществляется перемножение вектора кодового слова на матрицу, строки которой есть последовательные состояния регистра 7 на каждом такте. .При поступлении сигнала "Конец кодового слова" на второй вход блока 10 разрешается параллельная перезапись содержимого блока 9 через блок 10 в

Устройство для кодирования и декодирования информации, содержащее программно-временной блок, вход которого является входом устройства, блок памяти, первьил, второй регистры, 20 выходы первого регистра соединены с соответствующими первыми входами первого блока элементов И, о т л и ч аю щ е е с я тем, что, с целью повышения быстродействия устройства, в

25 него введены второй, третий блоки элементов.И и блок триггеров, выходы блока памяти соединены с соответствующими первыми входами второго блока элементов И, выходы которого соединены с соответствующими информационными входами первого регистра, второй вход первого блока элементов И подключен к входу устройства, выходЫ первого блока элементов И соединены через блок триггеров с соответствующими первыми входами третьего блока элементов И, выходы которого соединены с соответствующими информационными входами второго регистра, первый— четвертый выходы программно-временного блока соединены соответственно с вторыми входами второго, третьего блоков элементов И и управляющими входами первого, второго регистров, д выход второго регистра является выходом устройства.