Устройство для измерения напряжений
Иллюстрации
Показать всеРеферат
Изобретение относится к измерительной технике и может быть использовано для измерения постоянных и импульных напряжений. Цель изобретения - повышение быстродействия и точности измерения - достигается двухотсчетным преобразованием сигналов и применением коммутаторов 11, 13, сумматора 2, компаратора 9, источника 7 порогового напряжения, триггеров 10, 14, элементов запрета 15, 16. Устройство содержит также источник 1 эталонного напряжения, счетчики 3, 8, линию 4 задержки, коммутатор 5, триггер 6, дифференцирующую цепь 12, индикатор 17, компаратор 18. 2 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИК (19) (111 (j1)g G 01 R 19/00, 19/04
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОП(РЫТИЯМ
ПРИ ГКНТ СССР
Н А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ (21) 4600491/24-21 (22) 28.10.88 (46) 30.07.90. Бюл. N- 28 (72) А.И. Ламанов и Л.Н. Фельман (53) 621.317.725(088.8) (56) Авторское свидетельство СССР
N - 712766, кл. G 01 R 13/02, 1978.
Авторское свидетельство СС Р
Р 1007039, кл. G 01 R 19/04, 1981. (54) УСТРОЙСТВО ДЛЯ ИЗИЕРГНИЯ НАПРЯжкНИЙ (57) Изобретение относится к измерительной технике и может быть использовано для измерения постоянных и
2 импульсных напряжений. Цель изобретения — повышение быстродействия и точности измерения — достигается двухотсчетным преобразованием сигналов и применением коммутаторов t1, 13, сумматора 2, компаратора 9, источника 7 порогового напряжения, триггеров 10, 14, элементов 15, 16 запрета, Устройство содержит также и, точняк 1 эталонного напряжения, счет ппси 3, 8, линию 4 задержки, коммутатор 5, триггер 6, дифференцирующую цепь 12, индикатор 17, компаратор 18. 2 ил.
1582139
Изобретение относится к измери— тельной технике и может быть использовано для измерения постоянных и импульсных напряжений, Целью изобретения является позышение быстродействия и точности измерения напряжений.
На фиг. 1 приведена структурная схема устройства; на фиг. 2 — временная диаграмма его работы.
Устройство содержит источник 1 эталонных напряжении, сумматор 2, первый счетчик 3, элемент 4 задерж-! ки, первый коммутатор 5, первый, триггер 6, источник 7 порогового ! ,напряжения, второй счетчик 8, пер вый компаратор 9 напряжения, второй триггер 10, второй коммутатор 11, . дифференцирующий элемент 12, третий коммутатор 13, третий триггер 14,, первый 15 и второй 16 элементы запрета, индикатор 17, второй компаратор 18 напряжения. Выход первого триггера 6 соединен с управляющим входом первого коммутатора 5, первый вход которого является входом устройства, а второй вход подключен к выходу элемента 4 задержки, вход которого соединен с выходом сумматора 2, выход первого коммутатора 5 подключен к второму входу суммато 1-ра 2, причем выходы элементов 16, 15 запрета подключены соответственно к
:входам первого и второго счетчиков
1 8, 3, а первые входы соединены с вхо .дом первого триггера 6 и с выходом (дифференцирующего элемента 12, вход которого подключен к выходу элемента 4 задержки, вторые входы первого и второго элементов 16, 15 запрета соединены соответственно с прямым и обратным выходами второго триггера 10 вход которого соединен с выходом первого компаратора 9 напряжения и с управляющим входом второго коммутатора 11, первый и второй входы которого соединены соответственно с первым и вторым выходами источника 1 эталонного напряжения, а выход с вторым входом третьего коммутатора 13, первый вход которого подключен к выходу третьего триггера 14, вход которого соединен с выходом сумматора 2, первый вход которого соединен с выходом третьего коммутатора 13, первый вход первого компаратора 9 напряжения соединен с выходом источника 7 порогового .напряже5
1О
f5
25 за
50 ния, а второй вход — с выходом сумматора 2, выходы первого и второго счетчиков 3,8 подключены к информационным входам индикатора 17, установочный вход которого соединен с выходом второго компаратора 18, первый вход которого подключен к выходу элемента 4 задержки, а второй — к шине
19 нулевого потенциала.
Устройство работает следующим образом (фиг. 1).
В исходном состоянии сигнал с нулевого выхода первого триггера 6, поданному.".. на управляющий вход первого коммутатора 5, подключает вход устройства через коммутатор 5 к второму входу сумматора 2. Сигнал с нулевого выхода третьего триггера 14 закрывает третий коммутатор 13, поэтому на первый вход сумматора 2 сигнал с выхода третьего коммутатора не подается. Элемент 15 запрета открыт сигналом с прямого выхода второго триггера 10, а сигнал с обратного выхода триггера 10 держит закрытым элемент 16 запрета.
При подаче напряжения U на вход
Ьх устройства оно попадает через первый коммутатор 5 на второй вход сумматора 2. Поскольку на первом входе сумматора 2 напряжение отсутствует, входное напряжение U появляется
Вх на выходе сумматора 2., изменяет состояние третьего триггера 14 и поступает на вход элемента 4 задержки и на второй вход первого компаратора 9 напряжения ° Если входное напряжение
U ц„ больше порогового напряжения
Uno1 подаваемого с источника 7 порогового напряжения на первый вход пер вого компаратора 9, то сигнал с выхода первого компаратора 9, поступающий на управляющий вход второго комму татора 11,обеспечивает подключение первого выхода источника 1 эталонных напряжений к второму входу третьего коммутатора 13. Поскольку теперь третий коммутатор 13 открыт разрешающим, сигналом с выхода триггера 14, то эталонное напряжение U, с первого
I, выхода источника 1 через второй 11 и третий 13 коммутаторы поступает на первый вход сумматора 2. Результат суммирования (U M U3r,) входного и эталонного напряжений появляется на выходе сумматора 2 и по" ступает на вход элемента 4 задержки, на выходе которого через время Qt> появляется перепад напряжения, поЮ
5 15 ступаю чий на и ход дифференцирующего элемента 2. Короткий импульс, вырабатываемый дифференцирующим элементом 12, поступает через открытый элемент 15 запрета на вход счетчика
3, где к исходному. (на первом цикле — нулевому) состоянию прибавляется единица, а также на вход триггера 6 и изменяет его состояние, Изменившийся сигнал с выхода триггера 6 переключает первый коммутатор 5, в результате чего второй вход сумматора 2 отключается от входа устройства и подключается к выходу элемента 4 задержки. Напряжение (U в»вЂ”
), поступающее на второй вход сумматора 2, вновь суммируется с напряжением П „ в результате. чего на выходе сумматора 2 появляется напряжение (U ℠— 2П,,). По данному перепаду вновь формируется короткий импульс на выходе дифференцирующего элемента 12, который изменяет состояние счетчика 3 еще на единицу.
Так напряжение циркулирует по контуру сумматор 2 — элемент 4 задержки— коммутатор 5 до тех пор, пока напряжение на выходе сумматора 2 не окажется равным или ниже порогового напряжения U „,,,вырабатываемого источником 7 порогового напряжения, подаваемого на первый вход первого компаратора 9 напряжения, т.е. до момента времени, когда будет выполняться
Равенств UЬ» K. Uэт,1, U пьр ° В это время срабатывает первый компаратор
9 напряжения и по перепаду напряжения на его выходе переключаются триггер 10 и второй коммутатор 11. Сигнал с прямого выхода триггера 10 запирает элемент 15 запрета, а сигнал с инверсного выхода открывает элемент 16 запрета. Второй коммута.тор 11 отключает второй вход третьего коммутатора 13 от первого выхода источника 1 эталонных напряжений и подключает его к второму выходу источника 1, за счет чего на первый вход сумматора 2 подается эталонное напряжение Ug г.
Результат суммирования ((U,„—
K Uэт. ) U эт. и "!сигналов На пер вом и втором входах сумматора 2 появляется на его выходе и поступает на вход элемента 4 задержки, на выходе которого через время д? „ появляется перепад напряжения, поступающий на вход дифференцирующего эле45
Дпя повторного йзмерения необходимо произвести сброс счетчиков и триггеров в исходное состояние.
В исходном состоянии первый триггер 6 находится в нулевом положении, а второй 10 и третий 14 триггеры— в единичном положении. При этом сигнал с вьжода первого триггера 6, подаваемый на управляющий вход первого коммутатора 5, подключает вход устройства через коммутатор 5 к второму входу сумматора 2. Сигнал с нулевого выхода третьего триггера 13 закрывает третий коммутатор 13, поэтому на первый вход сумматора 2 сигнал не подается. Элемент 15 запрета открыт сигналом с единичного выхода второго триггера 10, а элемент
82139 6 мента 12. Короткий .|мпульс, вырабатываемый дифференцирующим элементом 12, поступает через открытый элемент 16 запрета на вход счетчика 8, где к исходному (на первом цикле — нулевому) состоянию прибавляется единица.
Напряжение f(U вх K П„, ) П эт, поступившее на второй вход сумматора 2, вновь суммируется с напряжением U»,, в результате чего на выходе сумматора 2 появляется напряжение ((1! в» K U „, ) — 2U эт !. По данному перепаду вновь формируется импульс на выходе дифференцирующего элемента 12, который из:1еняет состояние счетчика 8 еще на единицу.
В дальнейшем измеряемое напряжение циркулирует по контуру сумматор 2
20 элемент 4 задержки — коммутатор 5 до тех пор, пока напряжение на выходе сумматора 2 не станет меньше или равным нулю, т.е. будет выполняться неравенство ((U <" К U -„-,) — n
25 "1! эт,г) 3 - О, где К вЂ” число, зафиксированное в счетчике 3; и — число, зафиксированное в счетчике 8.
Из неравенства видно, что результат измерения входного напряжения есть число К, зафиксированное счетчиком 3, умноженное на эталонное напряжение U ... плюс число и, зафик.сированное счетчиком 8, умноженное на эталонное напряжение U
В момент выполнения неравенства
35 срабатывает второй компаратор 18 и по перепаду напряжения на его выходе состояние счетчиков переносится в индикатор 17, где высвечивается
40 результат измерения.
1582139
20
16 запрета закрыт сигналом с нулевого выхода этого триггера.
Формула изобретения
Устройство для измерения напряжений, содержащее источник эталонных напряжений, сумматор, первый счетчИк, элемент задержки, первый коммутатор и первый триггер, выход которого соединен с управляющим входом ервого коммутатора, первый вход корого является входом устройства, а второй вход подключен к выходу элемента задержки вход которого
Ф соединен с выходом сумматора, выход г ервого коммутатора подключен к второму входу сумматора, о т л и ч а щ е е с я тем, что, с целью повыения быстродействия и точности изерения напряжений, в него введены источники порогового напряжения, второй счетчик, первый компаратор на ряжения, второй и третий триггеры, второй коммутатор, дифАеренцирующий
1лемент, третий коммутатор, первый и второй элементы запрета, индикатор и второй компаратор напряжения, причем выход первого элемента запрета
Подключен к входу первого счетчика, ( выход второго элемента запрета подключен к входу второго счетчика, первые входы первого и второго элементов запрета соединены с входом первого триггера и с выходом ди4ференцирующего элемента, вход которого подключен к выходу элемента задержки, вторые входы первого и второго элементов запрета соединены соответственно с прямым и инверсным выходами второго триггера, вход которого соединен с выходом первого компаратора напряжения и с управляющим входом второго коммутатора, первый и второй входы которого соединены соответственно с первым и вторым выходами источника эталонных пряжений, а выход соединен с вторым входом третьего коммутатора, первый вход которого подключен к выходу третьего триггера, вход которого соединен с выходом сумматора, первый вход которого соединен с выходом третьего коммутатора, первый вход первого компаратора напряжения соединен с выходом источника порогового напряжения, а второй вход — с выходом сумматора, выходы первого и второго счетчиков подключены к информационным входам индикатора, установочный вход которого содинен с выходом второго компаратора напряжения, первый вход которого подключен к выходу элемента задержки, а второй вход подключен к шине нулевого потенциала.
1582139 (доапрер
@СПОИВ д) Фиг. г
Составитель Е. Илюшкин
Редактор А. Маковская Техред Л.Сердюкова
Корректор О. Кравцова
Заказ 2087
Тираж 562
Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
1 13035, Москва, Ж-35, Раушская наб., д. 4/5
Производственно-издательский комбинат Патент", г. Ужгород, ул, Гагарина, 101