Коммутатор для многокаскадных коммутирующих систем

Коммутатор для многокаскадных коммутирующих систем

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и автоматике и может быть использовано в вычислительных системах. Целью изобретения является повышение быстродействия коммутатора на этапе настройки путем одновременного поиска всех требуемых каналов связи с помощью многоразрядных кодов. Коммутатор содержит устройство управления, в состав которого входит К выходных узлов и матрицу L х К ячеек коммутации, каждая из которых состоит из триггера и элементов И. Коммутатор также содержит К входных узлов и К узлов идентификации, введенных в устройство управления. Повышение быстродействия на этапе передачи информации достигается также введением (M - 1) дополнительного элемента И в каждую ячейку коммутации. Элемент задержки, введенный в ячейку коммутации, обеспечивает индивидуальную разборку каналов связи. Настройка коммутатора производится за два шага. Уменьшается также время передачи информационного сообщения за счет одновременности передачи его разрядов. 6 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51)5 Н 03 К 17/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

llO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (2l ) 4602730/24-21 (22) 05.10.88 (46) 30.07.90. Бюл. Р 28 (71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (72) В.В.Нила, К.М.Силенко и Е.В.Михеева (53) 621 ° 382(088.8) (56) Авторское свидетельство СССР

N 1102038, кл. Н 03 К 17/04,,1984.

Авторское свидетельство СССР

И 1075409, кл, Í 03 К. !7/04, 1983. (54) КОММУТАТОР ДЛЯ МНОГОКАСКА НЫХ

КОММУТИРУЮЩИХ СИСТЕМ (57) Изобретение относится к вычислительной технике и автоматике и может быть использовано в вычислительных системах. Целью изобретения является повышение быстродействия коммутатора на этапе настройки путем

Изобретение относится к автоматике и вычислительной технике и может быть использовано s вычислительных системах °

Цель изобретения — повышение быстродействия за счет параллельной настройки каналов с помощью многоразрядных настроечных кодов.

На Фиг. 1 приведена структурная схема коммутатора для многокаскадных коммутирующих систем, на Фиг. 2структурная схема устройства управления, на Фиг. 3 - структурная схема . матрицы ячеек коммутации, на фиг. 4„„SU „„1582345 А 1

2 одновременного поиска всех требуемых каналов связи с помощью многбразрядных кодов. Коммутатор содержит устройство управления, в состав которого входит К выходных узлов и матрицу

L х К ячеек коммутации, каждая из которых состоит из триггера и элементов И. Коммутатор также содержит

К входных узлов и К узлов идентификации, введенных в устройство управления. Повышение быстродействия на этапе передачи информации достигается также введением m — 1 дополнительных элементов И в каждую ячейку коммутации. Элемент задержки, введенный в ячейку коммутации, обеспечивает индивидуальную разборку каналов . связи. Настройка коммутатора произ-. водится за два шага. Уменьшается так" же время передачи информационного сообщения за счет одновременности передачи его разрядов. б ил.

Функциональная схема узла идентификации, на Фиг. 5 - функциональная схема входного узла, на Фиг. Ь функциональная схема ячейки коммутации.

На Фиг. 1-6 приняты следующие обозначения: 1 — устройство управления, 2 - матрица ячеек коммутации, - пятый управляющий вход "Потенциал выборки столбца", 4 - шестой управляющий вход "Начальная установка", 5 - третий управляющий вход нПотенциал выделения входа", 6.1 - второй управляющий вход "Потенциал управле1582345 ния входом", 6.2 - первый управляющий вход "Потенциал управления входом", 7.К - группа прямых выходов

К-ro входного узла, 8.К - группа инверсных выходов К-го входного узла;

9.К - выход К-ro узла идентификации;

10.L - входная магистраль; 11 - шестой управляющий вход "Потенциал сброса", 12.К - группа линий связи, соединенная с К-м выходным узлом, 113.К - выходная магистраль, 14.КК-й входной узел, 1),К - К-й узел идентификации, 16.К - К-й выходной узел, 17.К.L - ячейка коммутации, расположенная на пересечении К-й группы информационных выходов и L-й группы информационных входов, 18.118.m — элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, 19элемент ИЛИ; 20 - элемент И; 21 триггер, 22 - элемент И; 23.1-23.m-элементы И-НЕ; 24.1-24.тп - элементы

ИЛИ-НЕ; 25 - элемент И; 26 - элемент

И; 27 " триггер, 28 - элемент задержки, 29.1-29.m - элементы И-HE 25

Коммутатор для многокаскадных коммутирующих систем содержит (фиг.3)

L К ячеек 17.1.1, 17.1.2...,, 17.К.L коммутации, объединен ных в матрицу

2, и (фиг. 2) выходные узлы 16.1

16.К, узлы 1 .1-1).Ê идентификации и входные узлы 14.1-14.К, образующие устройство 1 управления, Каждая из

L входных информационных магистралей

10.1-10.L подключена к информацион35 ным входам К ячеек 17.К.L коммутации, образующих строку матрицы 2 (фиг.3) .

Информационная магистраль 10.1, кроме того, подключена к узлам 15.1

15.К идентификации в устройстве 1 управления. Выходные магистрали 13,1, 13.2, ..., 13.К .подключены к входам входных узлов 14.1, 14.2,...,14.К и к тристабильным выходам .выходных уз.лов 16 ° 1, 16.2,...,16.К в устройстве управления.

Информационные выходы ячеек

17.К.1-17.К.L коммутации, образующих один столбец матрицы, объединены и соединены с входами 12.1-12.К выходных(устройств 16.1-16.К устроист50 ва, управления. Прямые 7.1-7.К и инверсные 8.1-8.К выходы входных узлов .14.1-14.К соединены с информационны(ми входами ячеек 17.К.1-17.K L. ком-

55 мутации одного столбца матрицы в соответствии с двоичным кодом номера ячейки в столбце. Кроме того, прямые выходы 7.1-7.К подключены к информационным входам узлов идентификации

15.1-15,6. Выходы 9,1-9,К узлов идентификации подключены к управляющим входам ячеек 17.К 1. коммутации, расположенных в К-м столбце матрицы.

Узел 15.К идентификации (фиг. 4) предназначен для параллельного сравнения m разрядов адресных кодов и выполняет две последовательные функции: выборку кристалла и выделение столбца матрицы ячеек коммутации. Этот узел состоит из элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ l8.1-18.m, элемента ИЛИ 19, элемента И 20, триггера 21, элемента

И 22. Входы элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ 18.1-18 m являются входами узла идентификации, которые подключены к

К-й группе прямых выходов К-го входного узла и к К-й группе инверсных выходов К-ro входного узла и служат для передачи сравниваемых кодов.

Выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 18.118.m являются входами элемента ИЛИ

19, который своим выходом подключен к второму входу элемента И 20, у которого имеется еще два входа: один соединен с пятым управляющим входом

"Потенциал выборки столбца", а другой подключен к прямому выходу триггера 21, вход сброса которого соединен с выходом элемента И 20, а вход установки — с шестым управляющим входом 4 "Начальная установка".

Прямой выход триггера 21, кроме того, подключен к первому входу элемента

И 22, второй вход которого соединен с третьим управляющим входом 5 "Потенциал выделения входа". Выход элемента И 22 является выходов 9.К узла идентификации, подсоединенным к m-му управляющему входу соответствующих ячеек коммутации.

Входной узел 14.К (фиг. 5) предназначен для формирования уровней адресных кодов и определения их ин" версных значений. Он состоит из элементов И-НЕ 23.1-23.m и элементов

НЕ 24.1-24.m. Один из входов каждого из элементов И-НЕ 23.1-23.m соединен с вторым управляюцим входом 6 ° 1 нПотенциал управления входом", а остальные входы - с разрядами соответствующей группы информационных выходов 13.К. Выходы элементов И-НЕ

23.1-23.m соединены с входами элементов 24.1-24,m и образуют группу инверсных выходов узла 8.К, а выхо5 158 ды инверторов - группу прямых выходов узла 7.К.

Ячейка 17.К.L коммутации (фиг. 6) состоит из элементов И 25 и 26,триггера 27, элемента 28 задержки и элементов И-НЕ 29.1-29.m. Первые m управляющих входов ячейки коммутации и элемента И 25 подключены к группам прямых и инверсных выходов соответствующего входного узла, а оставшийся управляющий вход 9.K - к.выходу соответствующего узла идентификации (выходу элемента И 22) . Выход элемента И 25 соединен с входом установки триггера 27, прямой выход которого подключен к одному из входов элементов И-НЕ 29.1-29.m и управляет режимом передачи информации с входа на выход. Оставшиеся входы элементов

И-HE 29.1-29.m соединены с !.-й группой информационных входов 10.L, а выходы подключены к К-й группе линий

1?.К связи, соединенно" с К-м выходным узлом 16.К. Кроме того, m-й разрядный вход L-й группы информационных входов подключается к входу элемента 28 задержки, выход которого соединен с первым входом элемента

И 26, который своим вторым входом подключен к шестому управляющему входу 11, а входом — к входу сброса триггера ?7.

Коммутатор для многокаскадных коммутирующих систем работает следующим образом.

Перед началом работы производится установка всех триггеров 21 н узлах

15.К идентификации в единичное состояние с помощью сигнала, поданного на шестой управляющий вход 4 "Начальная установка".

Для поиска каналов связи необходимо на группы информационных выходов

13.1, 13.2,...,13.К коммутирующей системы одновременно подать адреса групп информационных входов 10.1, 10.2,...,10.L, Ч которыми каждая из групп информационных восходов должна быть соединена. Адрес групп информационных входов состоит из двух частей: адреса коммутирующего блока и. адреса конкретных входов в пределах этого коммутирующего блока. Адрес коммутирующего блока может задаваться в зависимости от места расположе. ния этого коммутирующего блока в коммутирующей системе, а адрес входа является фиксированным. Процесс по-, 2345 иска начинается подачей потенциала на второй управляющий вход 6.1 "Потенциал управления входом". Этот по5 тенциал подготавливает входные узлы

14.К к приему адресов коммутирующих блоков с К-й группы информационных выходов и разрешает прохождение сигнала о результате сравнения адресных кодов на вход элемента И 20 (Фиг.4), выход которого подключен к входу сброса триггера 21. Адресные коды с первой группы информационных входим

10.1 и с прямых выходов 7.К соответствующих входных узлов 14.К поступают для сравнения на элементы ИСКЛ!ОЧАЮЩЕЕ ИЛИ 18.1, 18,2,...,18,m в узлах !5.1, 15.2,...,15.К идентификации, Сигналы поразрядного срав20 нения с выходов элементов ИСКЛЮЧА!O )EE ИЛИ !8.m поступают на входы элемента ИЛИ 19, выход которого подключен к одному из входов элемента И 20..

Этот элемент стробируется сигналом, 25 поступающим на пятый управляюций вход 3 "Потенциал выборки столбца".

В случае неравенства хотя бы одного из разрядов триггер 21 сигналом с элемента И 30 сбрасывается в инверсЭО ное состояние. В случае равенстна адресных кодов триггер 21 остается н прямом состоянии.

Следующий этап работы связан с поиском требуемой группы информационных входов. Для этого на третий управляющий вход 5 "Потенциал выделения входа подается потенциал, который пропускает единичный сигнал с прямого выхода триггера 21 через

0 элемент И ?2. Сигнал с выхода этого элемента проходит на вход 9.К элемента И ?5 (Фиг. 6), входы которого являются входами ячеек коммутации, связанных с одной группой информаg5 ционных ныходов. В той ячейке коммутации, в которой дешифрируется адрес, поступающий по соответствующей группе информационных выходов, триггер 27 перебрасывается в единичное

50 состояние, подготавливая элементы, И-НЕ 29.1-29.тп к передаче информа" ционного сообщения. Этим за канчива" ется этап, связанный с режимом настройки коммутатора.

В режиме передачи сообщения информация с L-й группы информационных входов (фиг, 6) передается через . элементы И-НЕ 29.1-29,m, открытые установленными триггерами 27, на К-ю

1582345 группу линий связи, откуда она поступает на информационные входы К-го выходного узла. При подаче потенциала на первый управляющий вход 6.2 информационное сообщение поступает .; на К-ю группу информационных выходов.

Для разборки каналов связи необхо-! димо в m-м разряде подать и г на л

"1", который через элемент 28 за держки поступает на вход элемента

1 ." И 26 (фиг. 6). По сигналу на шестой управляющий. вход 11 "Потенциал сбро са" триггер 27 сбрасывается в нулевое состояние.

Формула изобретения

1. Коммутатор для многокаскадных коммутирующих систем, содержащий в, устройстве управления К выходных уз, :лов и матрицу L х К ячеек коммутации, каждая из которых состоит из трех

: элементов И и триггера, который

S-входом подключен к выходу первого элемента И, R-входов - к выходу второго элемента И, а йрямым выходом соединен с первым входом третьего элемента И, второй вход которого подключен к соответствующему информационному входу ячейки коммутации, который объединен с информационными входами еще (L — 1)-й ячейки коммутации и является первым разрядом соответствующей входной информационной магистрали коммутатора, а выход является выходом ячейки коммутации и объединен с выходами .еще (К-,)-й ячейки коммутации и подключен к входу соответствующего выходного узла, выход которого является первым разрядом соответствующей выходной информационной магистрали коммута,ора, а управляющий вход — первь|м управляющим входом коммутатора, о т л и ч а ю шийся тем, что, с, целью повышения быстродействия, в егo устройство управления введены К входных узлов и К узлов идентификации, а а каждую ячейку коммутации элемент задержки,. выкод которого соединен с первым входом второго элемента И, а его вход с первым информационным входом ячейки, и (тп — 1) элементов И, первые входы которых соединены с прямым выходом триггера, выходы являются информационными выходами ячейки, объединенными с соответствующими выходами (К-1) ячейки коммутации, и подключены к (m-1) разрядным входам выходного узла, а вторые входы - информационными входами ячейки, которые объединены с информационными входами (L 1) ячейки коммутации и являются (m-1) разрядами входной магистрали коммутатора, входы первого элемента. И являются входами ячейки коммутации, (m-1) из которых подключены к группам прямых и инверсных выходов входного узла, в соответствии с кодом адреса ячейки в пределах одного столбца матрицы, а m-й вход соединен с выходом соответствующего узла идентификации, первый, второй и третий управляющие входы которогс подключены соответственно к пятому управляющему входу

"Потенциал выборки столбца", шестому управляющему входу "Начальная установка" и третьему управляющему входу

"Потенциал выделения входа", а инфор лацио IHble входы соединены с первои

25 входной магистралью коммутатора и с соответствующей группой прямых выходов входного узла, упра вляющий вход которого соединен с входом потенциала управления входом, а информационные входы - с соответствующей выходной магистралью коммутатора.

2„Коммутатор по и. 1, о т л и ч а ю шийся тем, что узел идентификации состоит из двух элементов

И, триггера, элемента ИЛИ и т элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, входы которых являются информационными входами узJ à, а выходы подключены к соотаетст40 аующим входам элемента ИЛИ, выход . которого соединен с первым входом первого элемента И, второй вход которого соединен с первым управляющим входом узла идентификации, а выход с R-входом триггера, S — вход которого

45 является вторым входом узла идентификации, а прямой выход соединен с

-,ðåòьим входом первого элемента И и с первым входом второго элемента И, второй вход которого является треть5О им управляющим входом, а выход - выходом узла иден-,ификации.

3. Комглута rop пс и. 1, о т л и чающий ся тем, что входной узел состоит из m инаерторов и m элемен ов И-НЕ, первые входы которых объединены и являются управляющим входом входно-о узла, вторые входы1582345 информационными входами узла, а выходы являются группой инверсных выходов узла и подключены к входам соответствующих инверторов, выходы которых являются группой прямых выходов входного узла.

Составитель А.Чаховский

Техред Л. Сердокова Корректор С. Шевкун

Редактор А.Огар

Заказ 2097 Тираж 671 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101