Управляемый арифметический модуль

Управляемый арифметический модуль

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и предназначено для реализации узлов и устройств цифровых вычислительных машин методами интегральной технологии со средним и большим уровнями интеграции. Целью изобретения является расширение функциональных возможностей модуля за счет выполнения функции арифметического сложения двух двоичных операндов. Управляемый арифметический модуль содержит основной 1 и дополнительный 2 триггеры, одиннадцать элементов И 3-13, пять элементов ИЛИ 14-18 и элемент И с задержкой 19. Модуль позволяет реализовать восемьдесят шесть различных функций, в том числе функцию арифметического сложения двух двоичных операндов. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

И9) (1l) (51)5 С 06 F 7/38

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (61) 1062688 (2i) 4490689/24-24 (22) 04.10.88 (46) 15.08.90. Бюл. ¹ 30 (71) Грузинский политехнический институт им. В.И. Ленина (72) Г.С. Цирамуа, С.Г. Цирамуа, 3.Г. Цирамуа и С.Г. Касаева (53) 681.3(088.8) (56) Авторское свидетельство СССР № 1062688, кл. С 06 Г -7/38, 1982. (54) УПРАВЛЯЕИЬЙ АРИФМЕТИЧЕСКИЙ

МОДУЛЬ (57) Изобретение относится к вычислительной технике и предназначено для реализации узлов и устройств цифро2 вых вычислительных машин методами интегральной технологии со средним и большим уровнями интеграции. Целью изобретения является расширение функциональных возможностей модуля за счет выполнения функции арифметического сложения двух двоичных операндов.

Управляемый арифметический модуль содержит основной 1 и дополнительный 2 триггеры, одиннадцать элементов И 313, пять элементов ИЛИ 14-18 и элемент И с задержкой 19. Модуль позволяет реализовать восемьдесят шесть различных функций, в том числе функцию арифметического сложения двух двоичных операндов. 2 ил.

1585792

Изобретение относится к вычислительной .технике, предназначено для реализации узлов и устройств цифровых ..::.слительных машин методами интегральной технологии со средним и боль rtrrr.. уровнями интеграции и является ц< полните гьпым к авт. св. N - 1062688.

lee. r,ю изобретения является расширение функциональных возможностей модуля за счет выполнения функции арифм тического сложения двух двоичных «пера ц.

Па фиг. 1 представлена функциона;и лая схема управляемого арифмоти— ческого модуля; на фиг. 2 — временные диаграммы работы управляемого арифметического модуля в режиме арифметического суммирования двух двоичных операндов.

2Î

Управляемый арифметический модуль (фиг. 1) содерллт основной 1 и допол;и;TI ë;;:.ый 2 триггеры, одиннадцать элементов И 3-13, пять элементов ИЛИ 1418, элемент И с задержкой 19, управ- 2с; ляющие входы 20-29, информационные входы 30-36 „ выходы 37-43.

На управляющие и информационные входы управляемого арифметического модуля подаются следующие сигналы:

ЗО

У,-У, — управляющие сигналы (управляющие входы 20-?9 соответственно);.

X - — разряд кода Х (информационный вход 30); Q r+ — содержимое соседнего старшего разряда (информационный

-:зход 31); Ц . — содержимое соседнего

3S младшего разряда (информационный вход

32); Y 1-j. — разряд кода Y (информационный вход 33); Q-, — содержимое соседнего младшего разряда (информацион- ный вход 34); Q „ oo e Moe соседнего старшего разряда (информационный вход 35); Р;, — перенос единицы из соседнего младшего разряда (информационный вход 36).

Сигналы V, — V „ обеспечивают выполнение следующих операций: V (вход

20) — прием операнда в основной триггер 1 н логическое сложение; V (вход

31) — сдвиг в сторону старших разрядов; V (âõîä 22) — сдвиг в сторону младших разрядов: У, (вход 23) — сложение по mod 2; V (вход 24) — обнуление дополнительного триггера 2; V < (вход 25) — прием операнда в дополнительный. триггер 2; Vq (вход 26) — об- 55 нуление основного триггера 1; V< (вход 27) — конъюнкция содержимых основного 1 и дополнительного 2 триггеров; Уз (вход 28) — дизъюнкция содержимых основного 1 и дополнительного 2 триггеров; V (вход 29) †. арифметическое сложение двух двоичных операндов.

С помощью управляемого арифметического модуля реализуются все шестнадцать функций булевой алгебры двух переменных, некоторые функции трех и четырех переменных, функции двух самостоятельных регистров, функция двухступенчатого регистра, функция преобразования параллельного кода в последовательный и обратно, функция реверсивного регистра сдвига числа, функция двоичного суммирующего или вычитающего счетчика, функция циклического реверсивного регистра сдвига, функция параллельного сумматора с последовательным переносом, функция распространения единицы, нуля и другие °

Используя два и более управляемых арифметических модуля, можно реализовать и более сложные функции, в частности функции схем контроля, функции сравнения кодов, функции дешифратора, шифратора, коммутатора каналов, функции преобразования кода Грея в двоичный и наоборот и другие.

С помощью управляемого арифметического модуля реализуются как сингулярные булевые функции и функции двух переменных, так и функции трех, четырех и более переменных.

Функция поразрядной конъюнкции двух двоичных чисел выполняется следующим образом.

Операнд У, подается на четвертый информационный вход 33 и сигналом

V (вход 25) через элемент И 11 и элемент ИЛИ 16 заносится в дополнительный триггер 2. Операнд Х . подаетI ся на информационный вход 30, и сигналом V (вход 20) через элемент И 3

t и элемент ИЛИ 14 заносится в основной триггер 1. Предварительно основной 1 и дополнительный 2 триггеры соответственно сигналами V (вход 26) и У (вход 24) устанавливаются в нулевое состояние. Для осуществления операции конъюнкции подается управляющий сигнал V (вход 27) и содержимое основ3 ного триггера 1 с инверсного выхода через элементы И 13 и ИЛИ 17 переписывается в дополнительйый триггер 2.

В результате в дополнительном триггере 2 (выход 38) устанавливается логическое произведение. информационные входы 31 и 35, через элементы И 5 и 8 переписывается в основной триггер 1 i-го разряда. Перепись из основного триггера 1 в дополнительный триггер 2 осуществляется сигналами V> (вход 27) и V (вход 28). х Функция сдвига в сторону старших разрядов осуществляется аналогично предыдущему за два полутакта. Сигналом Ч (вход 21) парафазный код содержимого дополнительного триггера 2 (i+1)-го разряда подается на информационные входы 32 и 34.i ro разряда.

Открывается элемент И 6 (или элемент

И 7) и возбуждается соответствующий вход основного триггера 1 i-го разряда. Перепись в допо1п»ительный триггер

2 осуществляется сигналами Vs (вход

2О 27) и V) (вход 28).

Счетчик работает как обычный двухтактный суммирующий двоичньп» счетчик с последовательным переносом.

Для создания структуры многораз25 рядного двоичного счетчика выход 21

i-ro управляемого арифметического модуля соединяется с информационным входом 30 (i+1)-ro управляемого арифметического модуля.

Двоичный счет осуществляется после установки основного 1 и дополнитель ного 2 триггеров в нулевое состояние сигналами V „ {вход 26) и V s (вход 24).

Импульсы счета поступают на информационный вход 30 управляемого арифме-5 тического модуля первого разряда счет. чика.

До начала счета на управляющий вход 23 подается нулевой уровень синхроимпульса, а на управляющие входы

27 и 28 — единичньп» уровень. При подаче первого импульса счета на информационный вход 30 младшего ра-,ряда счетчика одновременно на управляющий вход 23 поступает сигнал единичного

45 уровня импульса, который через эл мент И 12, элемент ИЛ1 18 и элемент

И 4 переводит основнои триггер l первого разряда счет .ика из состояния лог. 0" в состояние лог. "1 . За второй полупериод синхроимпульса, который подается на управляющие входы

27 и 28., дополнительный триггер 2 переходит из состояния лог. "0" в состояние лог. "i". После подачи вто55 рого импульса счета и первого полупериода синхроимпульса основной триггер 1 первого разряда счетчика переходит в состояние лог. "0". Одновре5 15

Последовательность выполнения функ ции поразрядной дизъюнкции аналогична предыдущему, но вместо сигнала V (вход 27) следует подать сигнал 11 (вход 28).

Функция поразрядной дизъюнкции реализуется также при подаче управляюци сигналов V (вход 20) и V < (вход 25) .

Прямые коды .Х и Y. подаются на ин1 t формационные входы 30 и 33 и через элементы И 3, ИЛИ 14, И 11, ИЛИ 16 подаются на вход установки в единицу основного 1 и дополнительного 2 триггерон. В результате в основном триггере 1 реализуется функция Х, « X 1, а ! в дополнительном триггере 2 функция

У, Ч Yt,,,,где X Y — содержа»мое ос1 1 1 новного 1 и дополнительного 2 триггеров, т.е. третья и четвертая переменные. Далее можно-получить (Х,. V Х }Ч

V(Y, v Y) или (Х V Х .) g (Y V Y .} и т.д.

Функция сложения по mod 2 двух двоичных операндов Х. и Y . .выполняется

I 1 следующим образом.

Сигналами V7 (вход 26) и V5- (вход

24) основной f и дополнительный 2 триггеры устанавливаются в нулевое состояние. Сигналом V (вход 23) операнд

Х. с информационного входа 30 через

1 элемент И 12 и элемент ИЛИ 18 подается на первые входы элементов И 4 и 9, в результате чего в основном триггере

1 устанавливается сумма Х. O+ 0 (где

Q+ — сложение по той 2). Сигналами V

8 (вход 27) и V > (вход 28) содержимое основного триггера 1 переписывается в дополнительный триггер 2. Повторно подается сигнал V (вход 23) и второй операнд, подаваемый с информационного входа.30, через элементы И 12, ИЛИ 18 и И 4 (или И 9), формирует в основном триггер 1 сумму X O+ Y.. Результат выдается на выход 40 управляемого арифметического модуля.

Для реализации функции Пирса, Неффера и эквивалентности производится дизъюнкция, конъюнкция и сложение по шо»» 2 соответственно и результаты устанавливаются на инверсных выходах основного (выход 39) и дополнительного 2 (выход 37) триггеров.

Функция сдвига в сторону младших разрядов осуществляется за два полутакта. В первом полутакте сигналом

V (вход 22) парафазный код содержи3. мого дополнительного триггера 2 (Q.,, О ) (i-1)-го разряда через

85792 6

158579-2 менно с выхода 41 управляемого арифметического модуля первого разряда счетчика единичный уровень сигнала подается на информационный вход 30 управляемого арифметического модуля вто- 5 рого разряда счетчика и переводит основной триггер 1 второго разряда в состояние лог. "i" и т.д.

Функция арифметического сложения

10 двух двоичных операндов осуществляется следующим образом.

Сигналами V (вход 26) и V (вход

24) основной 1 и дополнительный 2 триггеры устанавливаются в нулевое состояние. Сигналом V (вход 23) операнд Х. с информационного входа 30 .

1 через элемент И 12 и элемент ИЛИ 18 подается на первые входы элементов 4 и 9, в результате чего операнд запишется в основной триггер 1. Сигнала 20 ми V (вход 27) и Vg (вход 28) содержимое основного триггера 1 переписывается в дополнительный триггер 2„ сигнал с прямого выхода которого пос- 2» тупает на элемент И с задержкой 19, Таким образом, на первый вход элемента И с задержкой 19 поступает операнд Х,. Затем повторно подается сигнал Ч (вход 23) и второй операнд, подаваемый с информационного входа

30, поступает на основной триггер 1, где формируется сумма по mod 2 операндов аналогично приведенному, а также на второй вход элемента И с задержкой 19, на третий вход которого З5 подается сигнал V „ (вход 29). На элементе И с задержкой 19 формируется сигнал переноса единицы в старший разряд Р; = Х; 4 У; после поступления на его вход операнда У<, который выдается на выход 43 управляемого арифметического модуля с некоторой задерж кой t >, не меньшей, чем время, требуемое для формирования суммы по mod 2 операндов (см. фиг. 2), и поступает 45 в (i+1)-й разряд на информационный вход 36 и на второй вход элемента И с задержкой 19.

Перенос единицы из (i-1) -го разряда поступает также на информационный вход 36 i-го разряда управляемого арифметического модуля и элемент И с задержкой 19. Пройдя через элемент

ИЛИ 18 и элемент И 4 (или элемент

ИЛИ 9), сигнал переноса единицы поступает на основной триггер 1, устанав. ливая в триггере сумму Х, 5 Y Ô Р;<.

Это и будет результатом арифметического сложения двух двоичных операндов

Х. и У;, который сигналами V (вход

27) и V > (вход 28) переписывается в дополнительный триггер 2 и выдается на выход 38 управляемого арифметического модуля.

На элементе И с задержкой 19 аналогично будет формироваться перенос единицы Р. = (Х; О+ У ) 4 Р;„

Для создания структуры многоразрядного сумматрра выход 43 i-го управляемого арифметического модуля соединяется с информационным входом 36 (х+1)-ro управляемого арифметического модуля.

Формула изoбpетения

Управляемый арифметический модуль по авт.св. 9 1062688, о т л и ч а ю— шийся тем, что, с целью расширения функциональных возможностей за счет выполнения функции арифметического сложения двух двоичных операндов, он содержит двенадцатый элемент

И и пятый элемент ИЛИ, причем вторые входы первого и десятого элементов И соединены через первый вход пятого элемента ИЛИ с выходом седьмого элемента И, второй вход пятого элемента

ИЛИ соединен с седьмым информационным входом модуля, первый и второй входы двенадцатого элемента И соединены соответственно с первым информационным входом и десятым управляющим входом модуля, прямой выход дополнительного триггера соединен с третьим входом двенадцатого элемента И, выход которого соединен с седьмым выходом модуля.

1585792

Составитель В. Сорокин

Техред Л.Сердюкова Корректор В. Гирняк

Редактор Е. Копча

Заказ 2327 Тираж 565 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, И-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101