Устройство для контроля дуплексной микропроцессорной системы

Устройство для контроля дуплексной микропроцессорной системы

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в дуплексных синхронных микропроцессорных системах, обеспечивающих безопасность технологических процессов. Целью изобретения является повышение достоверности работы устройства. Цель достигается тем, что в устройство введены второй компаратор, блок формирования импульса прерывания, формирователь импульса запуска и ключевой элемент. Контроль синхронной работы микропроцессоров дуплексной системы осуществляют блок формирования контрольных сигналов и компараторы. При неидентичной работе микропроцессоров компараторы блокируются и блок формирования импульса прерывания формирует сигнал прерывания, по которому для микропроцессора повторяют сначала программный модуль, во время выполнения которого был обнаружен сбой. В этом случае восстанавливается работа первого компаратора. При повторном обнаружении расхождения в работе микропроцессоров первый компаратор снова блокируется и таким образом фиксирует отказ системы. 1 з.п. ф-лы, 6 ил., 1 табл.

(19) (Ю

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

А1 (gI)g G 06 F 11/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCH0MV СВИДЕТЕЛЬСТВУ

Щ

QO

СЛ

ГОСУДАРСТВЕННЫЙ HOMHTET

ПО.ИЗОБРЕП НИЯМ И ОТКРЫТИЯМ

ПРИ ГННТ СССР (21) 4465547/24-24 (22).26.07.88 (46) 15.08.90. Бюл. № 30 (71). Ленинградский институт инженеров железнодорожного транспорта им. акад.

В.Н. Образцова (72) О.К, Дрейман, Д.В. Гавзов и П.Е. Булавский (53) 68!.326.7(088.8) (56) Авторское свидетельство СССР № 1201829, кл. G 06 F 11/22, 1983.

Патент Великобритании № 2150373, кл. Н 02 Н 3/00, опублик. 1985. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДУПЛЕКСНОЙ MHKPOIIPOIIECCOPIIOA СИСТЕМЫ (57) Изобретение относится к автоматике и..вычислительной технике и может быть использовано в дуплексных синхронных микропроцессорных системах, обеспечивающих безопасность технологических процессов. Целью изобретения является повышение достоверности раИзобретение относится к автоматике и вычислительной технике и может быть использовано в дуплексных синхронньгх микропроцессорных системах, обеспечивающих безопасность технологических процессов.

Целью изобретения является повьппение достоверности работы устройства °

На фиг. 1 изображена структурная блок-схема устройства; на фиг. 2 принципиальная схема блока формирования контрольных сигналов; на фиг. 3 принципиальная схема компараторов; на фиг. 4 — принципиальная схема блока боты устройства. Цель достигается тем, что в устройство ввецены второй компаратор, блок формирования импульса прерывания, формирователь импульса запуска и ключевой элемент.

Контроль синхронной работы микропроцессоров дуплексной системы осуществляют блок формирования контрольных сигналов и компараторы. При неидентичной работе микропроцессоров компараторы блокируются и блок формирования импульса прерывания формирует сигнал прерщвания, по которому для микрог.роцессора повторяют сначала программный модуль, ва время выполнения которого был обнаружен сбой. В этом случае восстанавливается работа первого компаратора. При повторном обнаружении расхождения в работе микропроцессоров первый компаратор снова блокируется и таким образом фиксирует отказ системы. 1 з п. ф-лы. 6 ил.,1 табл. формирования импульса прерывания; на

4 фиг. 5 — принципиальная схема преобразователя частоты; на фиг. 6 — прин-, ципиальные схемы формирователя импульса запуска, усилителя и ключевого элемента.

Устройство содержит (фиг. 1) основной блок 1 питания, стабилизатор

2 напряжения питания, первый 3 и второй 4 микропроцессоры системы, выходное устройство 5 системы, шины 6 и 7 интерфейсов, блок 8 формирования контрольных сигналов, тактовый вход 9, выходы 10 и 11 блока 8, компараторы

1485?99 .

12 и 13, парафазные выходы 14 и 15 компаратора 12, преобразователь 16 частоты, ключевой элемент 17, усилитель 18, имеющий выходы 19 и 20, формирователь 21 импульса запуска, питающий вход 22 ключевого элемента

17, входы 23 и 24 бпока 25 формирования импульса прерывания, выход 26 которого соединен с входами 27 и 28 прерывания микропроцессоров 3 и 4.

Блок 8 формирования контрольных сигналов содержит (фиг. 2) регистры

29 и 30 сдвига, входы параллельной записи информации которых подключены к шинам 6 и 7 интерфейсов микропроцессоров 3 и 4, тактовые входы регистров 29 и 30 соединень1 через счетные триггеры 31 и 32 с тактовым входом 9 блока 8. Входы 33 и 34 R.ока являют" 20 ся входами разрешения записи информации в регистры 29 и 30. Выход последнего разряда регистра 29 является первым выходом 11 блока 8, а выход последнего разряда регистра 30 через 25 элемент НЕ (инвертор) 35 соединен с втррым выходом 10 блока 8. Вход 36 является входом установки в исходное состоянис и соединен с установочными входами триггеров 31 и 32.

Компараторы 12 и 13 содержат (фиг. 3) элементы И 37-40, ИЛИ 41-44, элементы НЕ (инверторы) 45-50 и диоды

51 и 52 развязки, папафазные входы

53 и 54, 55 и 56.

Блок 25 формирования импульса пре- 35 рывания содержит (фиг. 4) элемент

ЧСКЛЮЧЫОЦ ЕЕ ИЛИ 57, входы которогс являются входами 23 и 24 блока, а выход соединен с. входом одновибрато;, ра 58.

Преобразователь 16 частоты содержит (фиг. 5) динамический элемент контроля парафазности, выполненный на конденсаторе 59, диоде 60, резис-, торах 61-63, оптроне 64, и преобра— зователь полярности на конденсаторах

65 и 66 и диодах 67 и 68, а также управляемый генератор на элементах

И-НЕ 69-73. Выходы элементов 72 н 73 подключены соответственно к выходам

74 и 75, а входы динамического элемента контроля парафазности — к входам 76 и 77 преобразователя l6.

Ключевой элемент 17 содержит (фиг. 6) ключи на полевых транзисторах 78 и 79, входы которых являются входами 74 и 75 элемента 1? а выходы 80 и 81 соединены с входами усилителя 18, выполненного на транзисторах

82 и 83, в цепи стока которых включена первичная обмотка трансформатора

84, вторичная обмотка которого соединена с выпрямительным мостом 85, к выходу которого подключен сглаживающий конденсатор 86, разделительная цепочка на диоде 87 и конденсаторе

88, питающий вход ключевого элемента соединен с выходом формирователя 21, содержащего резистор 89, кнопку 90- пуска, конденсатор 91 и диоды 92 и 93.

На фиг. 5 и 6 показаны также диоды

94 и 95 и резисторы 96 — 98.

Устройство работает следующим образом.

Основной блок 1 питания формирует входное напряжение для стабилизатора

2, который вырабатывает стабилизированное напряжение питания микропроцессоров 3 и 4, обменивающихся информацией с внешними (периферийными) устройствами через выходное устройство 5.

Контроль правильности функционирования микропроцессоров 3 и 4 (выполненных, например, восьмиразрядными,.

K-500) осуществляется методом сравнения сигналов на шинах 6 и 7 интерфейса. Они поступают на информационные входы блока формирования контрольных сигналов, который под действием тактовых сигналов на входе 9 преобразует параллельный код на шинах 6 и 7 в последовательный парафазный код на выходах 10 и 11 блока. Парафазность сигналов на этих выходах контролируется компараторами (с памятью) 12 и 13 .

При идентичной работе микропроцессоров 3 и 4 на выходах блока 8 постоянно присутствует парафазный код. При этом на.выходах 14 и 15 компаратора !

2 также появляется парафазный импульсный сигнал, под действием которого преобразователь 16 формирует высокочастотный сигнал, который через ключевой элемент 17 воздействует на усилитель 18, Усилитель 18 на своем первом выходе 19 формирует напряжение питания выходного устройства 5, а на втором выходе 20 — напряжение питания ключевого элемента 17.

При работе микропроцессоров 3 и 4 в регистры 29 и 30 блока 8 по сигналам разрешения записи входов 33 и 34, поступающим от микропроцессоров 3 и

4, записывается параллельный код, отображающий состояние шин 6 и 7 ин1585799 терфейса. Затем под действием такто-. вых сигналов, поступающих с входа 9 через счетные триггеры 31 и 32, эти параллельные коды будут преобразовыI ваться в последовательные за счет инвертирования элементом 35 выходных сигналов регистра 30 на выходах 10 и

11 блока 8, При исправности элементов ус ройства и отсутствии сбоев должен быть парафазный динамический сигнал

"01" или "10" ° Счетные триггеры 31 и 32 введены в устройство для согласования максимально высокой частоты появления сигналов на шинах 6 и 7 внутреннего интерфейса с частотой тактовых импульсов на входе 9 с таким расчетом, чтобы при появлении очередного параллельного кода на шинах 6 и 7 регистры 29 и 30 были бы очищены от предыдущего кода.

При неидентичной работе микропроцессоров 3 и 4 в регистры 29 и 30 записываются параллельные коды, различающиеся хотя бы в одном разряде.При преобразовании их в последовательный вид на выходах 10 и 11 блока 8 появится непарафазный сигнал вида "00" или "11". В этом случае компараторы

12 и 13 блокируются и на их выходах устанавливаются статические сигналы

"00" или "11".

Компараторы 12 и 13 представляют собой асинхронный конечный автомат в виде парафазного Т-триггера, работа которого описывается таблицей.

25

35

Выход элементов

Такт

Вход 43 44

53 54

41 42

1 1 0

2 0 1

3 1 0

4 0 1

1 0

0 1

0 1

1 0

0 1

0 1

1 0

1 0

При любом нарушении парафазности сигналов на входах 53 и 54 или повреждении элементов и связей на выходах 50 элементов 4 1-44 парафазного триггера появляются сигналы "0000" или "1111" и разблокировать его можно, только

/ подав одновременно на установленные входы 55 и 56 логический сигнал "0". 55

При появлении на выходах 14 и 15 компаратора 13 сигналов "00" или "11" через элемент 57 срабатывает одновибратор 58 и на выходе 26 блока 25 формирования появляется сигнал запроса прерывания, который поступает на соответствующие входы 2-7 и 28 микропроцессоров 3 и 4. Обработав эти .сигналы, они передают на входы 55 и 56 компаратора 12 логический "0", т.е. разблокируют его. Одновременно в микропроцессорах 3 и 4 программа обработки прерываний, поступающих от блока 25, осуществляет повторение программнОго модуля, во время выполнения которого зафиксировано расхождение в работе микропроцессоров З.и 4. Если при повторном выполнении программного модуля микропроцессоры 3 и 4 работали идентично, то по окончании выполнения этого модуля на входе 55 и 56 компаратора 13 одновременно поступают сигналы "0" и работа устройства..полностью восстанавливается, т.е. можно считать, что нарушение в работе системы произошло из-за сбоя.

Во время исправной работы микропроцессоров 3 и 4 с выходов 14 и 15 компаратора 12 на входы преобразователя 16 поступает динамический (импульсный) парафазный сигнал.

При периодическом поступлении на входы 76 и 77 сигналов (например, в уровнях ТТЛ сх :и) 10, а затем "01 конденсатор 59 разряжается на светодиод оптрона 64. В этом случае фототранзистор оптрона 64 периодически переключается и конденсатор 65 разряжается через дио 68 на конденсатор

66 и вход питания генератора на элементах 69-73, Формируя таким образом напряжение отрицательной полярности, необходимое для работы генератора.

Сигналы с выходов 74 и 75 преобразователя 16 поступают через ключевой элемент 17 на транзисторах 78 и 79 на входы усилителя IS, предназначенного для формирования питающего напряжения выходного устройства 5. Формирование осуществляется с помощью трансформатора 84, выпрямительного моста 85 и сглалмвающего конденсатора 86. Кроме того, с помощью цепочки из светодиода

87 и конденсатора 88 формируется нап— ряжение питания ключевого элемента 17.

Светодиод 87 индицирует исправность микропроцессорной системы и источника питания ее выходных устройств °

Если при выполнении одного и того же программного модуля будет дважды зафиксировано расхождение в работе микропроцессоров 3 и 4, то после первого раза компаратор 12 будет разбло1585799 кирован и программный модуль будет †- выполняться сначала, затем компаратор ,12 снова заблокируется„а на его выхо-: дах установится статический непарафазный сигнал. В этом случае блок 25 не формирует сигнал прерываний, так как компаратор 13 заблокирован еще при первом выполнении программного модуля.

Таким образом, с выходов 14 и 15 компаратора 12 на входы 76 и 77 преобразователя 16 поступает статический сигнал.

Выход из строя любого элемента 5968 преобразователя 16 или прекращение поступления импульсов на входы 76 и

77 приводит к прекращению преобразования импульсов положительной полярности, формируемых оптроном 64, в напряжение питания отрицательной полярности элементов 69-7э высокочас) 20

-,oòíîãî генератора преобразователя

16. В этом случае сначала прекращается формирование усилителем 18 напряжения питания устройства 5„ а затем с небольшой задержкой на время разряда конденсатора 88 пропадает питание ключевого элемента 17, что приводит к надежному выключению питания выходного устройства 5. Аналогичная ситуация возникает, если произойдет отказ основного блока 1 питания и на его ши-. нах появится пульсация с частотой питающей сети. В этом случае пульсирующее напряжение появится на выходе 20 усилителя 18 (так как величина кон- 35 денсатора 88 выбирается малой, то пульсации не будут сглажены) и при снижении напряжения до нуля ключевой элемент 17 не будет пропускать высокочастотные сигналы на вход усилителя 40

18. Трансформатор 84 выполнен высокочастотным с прямоугольной петлей гистереэиса, поэтому низкочастотное пульсирующее напряжение, немодулированное колебаниями генератора на элемен-.4 тах 69-73, не будет трансформировать.ся, а значит, на выходах 19 и 20 усилителя 18 пропадает питание, т.е. oc — ществится отключение неисправчой микропроцессорной системы от управляемо я)

rv процесса. В этом случае светодиод

87 усилителя 18 гаснет, индицируя таким образом отказ системы.

Оператор или обслуживающий персонал во время, не угрожающее безопас- gg ности действия системы (например, в паузах между проследованием поездов), может повторно запустить блок питания, нажав кнопку 90. При этом конденсатор 91 через диод 93 разрядится на конденсатор 88 усилителя 18, т.е. кратковременно подается напряжение питания ключевого элемента 17. Это делается в случае, если система действует в условиях сильных помех и возможно ее выключение при сбое дважды подряд во время двукратного выполнения одного программного модуля.

Формула изобретения

Устройство для контроля дуплексной микропроцессорной системы, содержащее усилитель, соединенный питающим входом с основным блоком питания, а первым выходом — с выходом устройства для подключения к питающему входу дуплексной микропроцессорной системы, первый компаратор, парафаэный выход которого соединен с парафазным входом преобразователя частоты, а парафазный информационный вход — с выходом блока формирования контрольных сигналов, первые и вторые информационные и разрешающие входы .которого являются соответствующими входами устройства для подключения к информационным шинам и управляющим выходам первого и второго микропроцессоров дуплексной микропроцессорной системы, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности работы устройства, в него введены второй компаратор, блок формирования импульса прерывания, формирователь импульса запуска и ключевой элемент, причем парафазный выход преобразователя частоты соединен через ключевой элемент с парафазным управляющим входом усилителя, второй выход которого и выход формирователя импульса запуска подключены к питающему входу ключевого элемента, парафазный выход первого компаратора соединен с парафазным информационным входом второго компаратора, парафазный выход которого подключен к парафазному входу блока формирования импульса прерывания, выход которого является выходом устройства для подключения к входам прерывания первого и второго микропроцессоров дуплексной микропроцессорной системы, тактовый вход блока формирования контрольных сигналов является входом устройства для подключения к тактовому выходу первого микропроцессора дуплексной микропроцессорной системы, первые и вторые вхо9 15857 ды блокировки первого и второго ком-параторов являются соответствующими входами устройства для подключения к первым и вторым выходам синхронизации второго и первого микропроцессоров дуплексной микропроцессорной системы.

2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок формирования контрольных сигналов содержит два регистра сдвига, два счетных триггера и элемент НЕ, причем информационные входы первого и второго регистров сдвига являются соответст99 1О венно первым и вторым информационными входами блока, а входы разрешения записи — соответственно первым и вторым разрешающими входами блока, тактовые входы первого и второго регистров сдвига соединены соответственно с выходами первого и. второго счетных триггеров, счетные входы которых соединены с тактовым входом блока, выход последнего разряда второго регистра сдвига соединен с входом элемента НЕ, выход которого и выход последнего разряда первого регистра сдвига образуют парафазный выход блока.

1535799

1 585799 Рог. 5

1585799

Составитель В. Вертлиб

Техред Л. Сердюкова Корректор В. Гирняк

Редактор Е. Копна

Заказ 2327

Тираж 568

Подписное

ВНЯЛИ Госуларственного комитета flo изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæãîðîä, ул. Гагарина,101