Аналого-цифровой преобразователь действующего значения напряжения

Аналого-цифровой преобразователь действующего значения напряжения

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электроизмерительной технике и может быть использовано при измерении напряжения сигналов произвольной формы. Целью изобретения является повышение точности преобразования сигналов с постоянной составляющей. Для достижения поставленной цели в устройство введены цифроаналоговый преобразователь, аналого-цифровой преобразователь, блок сравнения кодов, реверсивный счетчик, суммирующий блок, счетчик, постоянное запоминающее устройство, блок деления и блок извлечения квадратного корня. В каждом цикле преобразования осуществляется автоматическая подстройка паразитной линейной составляющей выходного напряжения квадратора, за счет чего повышается точность. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1

ИЮ SU(ii) И1)5 Н 03 М 1 58

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H А ВТСРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И отКВЫТИЯМ

ПРИ ГКНТ СССР (21) 4249350/24-24 (22) 25.05.87 (46) 15.08.90. Бкл. Р 30 (71) Кишиневский политехнический институт им. С. Лазо (72) Ф, И. Жуганарь и В..В. Кийсвик (53) 68 1.325(088.8) (56) Авторское свидетельство СССР

У 1140054, кл. G 01 R 19/02, 1982.

Авторское свидетельство СССР

У 1233283, кл. H 03 М 1/58, 1984. (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ

ДЕЙСТВУИЦЕГО ЗНАЧЕНИЯ НАПРЯЖЕНИЯ (57) Изобретение отйосится к электроизмерительной технике и может быть использовано при измерении напряжеИзобретение относится к электроизмерительной технике и предназначено для использования при измерении действующего значения напряжения произвольнои формы, в том числе и с наличием постоянной составляющей.

Цель изобретения — повышение точности преобразования сигналов с постоянной составляющей, На чертеже представлена блок-схема аналого-цифрового преобразователя (АЦП) действующего значения напряжения.

Устройство содержит. ключи 1-4, ис-. точники 5, 6 опорного напряжения, усилитель 7, цифроаналоговый преобразователь (ЦАП) 8, квадратор 9, умножающий ЦАП 10, блок 11 коррекции нуля, интегратор 12, блок 13 разрядаАЦП 14, регистры .15-17, блок 18 сравния сигналов произвольной формы. Целью изобретения является повышение точности преобразования сигналов с постоянной составляющей. Для достижения поставленной цели в устройство введены цифроаналоговый преобразователь, аналого-цифровой преобразователь, блок сравнения кодов, реверсив ный счетчик, суммирующий блок, счетчик, постоянное запоминающее устройство, блок деления и блок извлечения квадратного корня. В каждом цикле преобразования осуществляется автоматическая подстройка паразитной линейной составляющей выходного напряжения квадратора, за счет чего повышается точность. 1 ил. нения кодов, реверсивный счетчик 19, суммирующий блок 20, блок 21 деления, блок 22 извлечения квадратного корня, генератор 23 импульсов, счетчик 24, постоянное запоминающее устройство (ПЗУ) 25.

Цикл работы устройства состоит из шести тактов фиксированной длительности. Длительность и порядок тактов определяются кодами, хранящимися в управляющем ПЗУ 25, выборка которьк осуществляется при помощи счетчика 24.

Первый такт — коррекция, Состояние с первого по девятый выходов ПЗУ

25 таково, что ключ 2 замкнут, остальные ключи разомкнуты, регистры 15-17 находятся в пассивном состоянии, включены блок 11 коррекции нуля и блок 13 разряда, блок 22 извлечения квадратного корня выключен, При этом

1585898 К„

10 где К и К - коэффициенты передауг чи усилителя 7 соответственно по первому и по второму вхо —.дам; 15

К и К вЂ” коэффициенты передаK, K чи квадратора 9 по первому входу для линейной и для квадратичной составляющей О соответственно;

К вЂ” коэффициент передачи к квадратора 9 по второму входу.„ е и е. — напряжения смещения сну смк нуля соответственно усилителя 7, приведен ное к его первому входу, и квадратора

9, приведенное к его выходу;

U и П ск„— выходные напряжения

Ц скн соответственно ЦАП 8 и блока 11 коррекции нуля в момент начала коррекции.

Длительность первого такта определяется временем коррекции квадратара

9 и разряда интегратора 12. Состояние группы выходов ПЗУ 25 — произвольное.

По окончании первого такта выходное напряжение блока 11 коррекции нуля равно

1ц 1 ка4AUM 2

1 у

Второй такт — интегрирование функ5Q ционально преобразованного выходного

\ напряжения П источника 6. Состояние с первого по девятый выходов ПЗУ 25 таково, что ключ 4 замкнут, остальные ключи разомкнуты, блок 11 коррекции нуля, блок 13 и блок 22 выключены, состояние группы выходов ПЗУ 25 соответствует максимальному коэффициенту передачи умножающего ЦАП 10 Y у,ц„ первый вход усилителя 7 подключен к общей шине, корректируется выходное напряжение квадр атор а 9, котор ое в момент начала коррекции равно

U xo = Kx (Ку е сну+ Ку Ug)2 +

+ Кк скн ф

Длительность второго такта выбрана в пределах примерно 5-10Х от общей длительности цикла измерения (нижний предел обусловлен требованиями достаточной точности интегрирования, верхний — допустимыми потерями времени).

Выходное напряжение усилителя 7 во втором такте равно

Цу = -КуU0+ Ку.е + Куц„, "й Й

Выходное напряжение квадратора 9 с учетом работы блока 11 коррекции нуля равно

+ ККПу + e yê+ кз скн1 к 1 g 6.(К Y у

2 Ку "-сну 2 Ку М

К1 у, о

Выходное напряжение интегратора

12 в конце второго такта с учетом максимального коэффициента передачи умножающего ЦАП 10 равно

П„= К„К„,„,) (KÄ K U (К U .— и ц. и< к к у, о у1 о2 Ку е „-2 Куи ) — к к U )dt9,г е K „ — коэффициент передачи интегратора 12;

t è t — моменты времени соответственно начала и конца второго такта.

В момент окончания второго такта управляющим сигналом на шестом выходе ПЗУ 25 производится запись в первый регистр 15 выходного кода 11, АЦП 14, который равен где K — коэффициент преобразования

АЦП 14.

Третий такт — полностью аналогичен первому и необходим для восстановления начальных условий интегрирования.

Четвертый такт — интегрирование функционально преобразованного выходного напряжения U источника 5 (напряжения первого и второго источников опорного напряжения равны по модулю, но противоположны по знаку).

Состояние с первого по девятый вы ходов ПЗУ 25 таково, что ключ 3 зам585898 6 ния происходит приближение напряжения

Uö к требуемому, а в установившемся режиме происходят небольшие колебания 4

<3

Е„Ку U,gd)

1 конца четвертого такта.

В момент окончания четвертого тактак управляющим сигналом на седьмом выходе ПЗУ 25 производится запись во второй регистр 16 выходного кода М

ЛЦП 14, который равен N z = Кд,1U g ..

Ф

Коды H и И поступают на блок 18 г сравнения кодов,. пои помощи которого опр еделя ется з н ак р а з но сти Нг -N „или (что анапогично) определяется знак веЛИЧИНЫ К (1л к

+ -К,, )

Данное выражение отражает погрешность от линейной составляющей выходного напряжения квадратора. Очевидно, что при

К„

2 К К„ кг

К, 0„= — е

3г

Эта погр ешность р авна нулю.

По окончании четвертого такта и сравнения кодов на пятом выходе ПЗУ

25 появляется короткий импульс, поступающий на вход реверсивного счетчика 19 на входе направления счета которого в этот момент имеется логический уровень, зависящий от знака

К)„, т.е. если K и„ ) О, то состояние реверсивного счетчика 19 уменьшается на единицу, а в противоположном случае — увеличивается. Соответственно изменяется и напряжение Пц.

Таким образом, с учетом того, что составляющая К„ дрейфует достаточно пл медленно, в каждом цикле преобразовакнут, остальные ключи разомкнуты, блоки 1" 13 и 22 выключены, Состояние г1 (.†.,: Нь.ходов ПЗУ 25 соответствует К . Длительность четвертого и. локк такта строго равна длительности второго такта„

Вьгходное напряжение интегратора

12 в конце четвертого такта равно где (. и t — моменты времени соот3 ветственно начала и .

4(((» 1 единица младшего разряда

11АП 8) вокруг положения равновесия, что фактически не снижает точности устройства и ими можно пренебречь.

Кроме того, коды N и N, поступают

1О на суммирующий блок 20, на выходе которого будет код N равный ((4 — <,) + (t, — <,Ц т. е. не зависящий от паразиткой линейной составляющей выходного напряжения квадратора.

Пятый такт — полностью аналогичен первому и третьему тактам, 1!естой такт — интегрирование функк ционально преобразованного измеряемого напряжения U„(t). Состояние с первого по девятый выходов ПЗУ 25 таковск что ключ 1 замкнУтк остальные ключи разомкнуты, блоки 11 и 13 выключены, Усреднение функционально преобразованного входного напряжения производится известным методом весо30 вого интегрирования, что позволяет измерять сигналы произвольной формы, в том числе и непериодические. Весовая функция N(t) реализуется методом ступенчатой аппроксимации при помощи умножающего ПАП 10, работающего в режиме управляемого делителя тока, в соответствии с кодами, хранящимися в

ПЗУ 25 и определяющими вид весовой функции. Длительность шестого такта дО выбирается в зависимости от минимальной частоты измеряемого сигнала", требуемого подавления переменной сбставляющей и вида весовой функции. Например, известно, что функция Дольфа(1ебышева при длительности интервала времени усреднения 3,2 периода усредняемого напряжения минимальной частоты обеспечивает подавление переменной составляющей на 80 дБ.

BblxopHoe напряжение интегратора 12 в конце шестого такта равно

1 ц„= к„к, к „1 ы(с)и„(t)aк =

1(к ) х*(5 )

1(Кг, Х* гце 1- остаточная погрешность от не1585898 полного подавления переменной составляющей функционально преобразованного входного сигнала, которая равна

tr

Р- к„к, к „1и(с)(с „(e)—

Пх ) с}

U " действующее значение преоб}}} разуемого сигнала;

- среднее значение функции

И(}:) за интервал времени

С

В момент окончания шестого такта управляющим сигналом на восьмом выходе ПЗУ 25 производится запись в .регистр 17 вьгходног.о кода АЦП 14 И4 =

" } Мп "И, °

При помощи блока 21 деления осуществляется деление кода И,} на N,,- С у}четом того, что величина 6 мала и е}о можно пренебречь, выходной код бло 25 ка 21 деления равен

2.

Nq О ХА W(t 5) K „„,, 1 recta -t,7.rr;t:,Yr

ЗО

После окончания шестого такта и оиерацж деления сигналом на девятом вЬжоде ПЗУ 25 включается блок 22 изв}течения квадратного корня, при помои(И которого производится вычисление по формуле

6 х 1

40 где К " коэффициент передачи блока 22 извлечения квадратного корня, равный

t,. -t,))

) K=U и код N поступает на выход устройст-„ ©

4 ра.

Таким образом, благодаря автоматической следящей подстройке напряжения вмещения усилителя 7 за счет вновь введенных ЦАП 8, блока 18 сравнения

Кодов, реверсивного счетчика 19, сумь}ирующего блока 20 удалось достигнуть

Компенсаш и линейной составляющей выМодного напряжения квадратора 9, В реальных условиях эксплуатации параметры внешней среды, а следова" тельно, ч коэффициенты передачи, напряжения смещения аналоговых узлов изменяются достаточно медленно. Вследствие этого быстродействие преобразо" вания устройства может быть значительно повышено. Это достигается тем, что без снижения точности с первого по четьертый та-.<ты преобразования могут производиться один раз за несколько циклов преобразования (при этом коды

N u N буд.ут храниться в соответстt вующих регистрах) .

Формула изобретения

Аналого-цифровой преобразователь действующего значения напряжения, содержащий первый, .второй, третий и четвертый ключи,, информационные входы которых соединены соответственно с входной шиной устройства, с общей

ылной, " выходом первого источника опорного напряжения и с выходом BTQ рого источника опорного напряжения, выходы объединены и соединены с первьп входом усилителя, выход которого соединен с. первым входом квадратора, ",-ыход которо î соединен с аналоговым входом умножающего цифроаналогового преобразователя, интегратор, первый и второи входы которого соединены с соответствующими вьгходами блока разряда., генератор импульсов, первый, второй и третий регистры и блок коррекции нуля, первый вход которого соединен с общей пиной, о т л и— ч а ю шийся тем., что, с целью повышения точности преобразования сигналов с постоянной составляющей, в него введены счетчик, цифроаналоговый преобразователь. реверсивный счетчик„ блок сравнения кодов, блок деления, блок извлечения квадратного корня, суммирующий блок, постоянное запоминающее устройство. аналого-цифровой преобразователь, вход которого соединен c: выходом интегратора, а выходы соединены с соответствующими информациснными входами первого, второго и третьего регистров, выходы первого регистра соединены с соответствующими входами первых групп входов блока сравнения кодов и суммирующего блока, входы вторых групп входов которых соединены с состветст,,вующими вьходами второго регистра, 10

1585898

Составитель Н. Козлов

Редактор М, Келемеш Техред М.Ходанич Корректор 0. Кравцова

Заказ 2332 Тираж 667 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент"., г. Ужгород, ул. Гагарина, 101 выходы третьего регистра соединены с соответствующими входами первой группы входов блока деления, входы второй группы входов которого соединены с соответствующими выходами суммирующего блока, а выходы — с соответствующими информационными входами блока извлечения квадратного корня, выходы которого являютса выходной шиной, выход генератора импульсов соединен с входом счетчика, выходы . которого соединены с соответствующими входами постоянного запоминающего

4 устройства, группа выходов которого соединена с соответствующими цифровыми входами умножающего цифроаналогового преобразователя, первый, второй, третий и четвертый выходы постоянного запоминающего устройства соединены соответственно с управляющими входами первого, второго, третьего и четвертого ключей, пятый выход — с управляющим входом реверсивного счетчика, шестой, седьмой и вось мой выходы — с управляющими входами соответственно первого, второго и третьего регистров, девятый выход соединен с управляющим входом блока извлечения квадратного корня, второй вход блока коррекции нуля соединен с выходом квадратора, а выход -с вторым входом квадратора, информационные входы цифроаналогового преобразователя соединены с соответствующими выходами реверсивного счетчика, а выход— с вторым входом усилителя, управляющие входы блока коррекции нуля и блока разряда соединены с вторым выходом постоянного запоминающего устройства, при этом выход блока сравнения кодов соединен с информационным входом реверсивного счетчика, а третий вход интегратора подключен к выходу умножа»

-ющего цифроаналогового преобразователя.