1587515 - Устройство для контроля цифровых блоков

Устройство для контроля цифровых блоков

Иллюстрации

Показать все

Реферат

Изобретение относится к цифровой вычислительной технике и может быть использовано для контроля и поиска неисправностей в цифровых узлах, блоках, типовых элементах замены. Цель изобретения - расширение класса решаемых задач за счет увеличения режимов контроля. Устройство содержит блок 1 управления, блок 2 задания тестовых воздействий, блок 3 разделения входов-выходов, блок 4 мультиплексоров, сигнатурный анализатор 5, коммутатор 6 линии связи. Устройство при варьировании кода управления М позволяет сфорсировать различные режимы работы как комбинации операций контроля и диагностики при детерминированных тестовых воздействиях, задаваемых с внешней шины данных устройства, с выводом реакций объема контроля на ту же шину и при псевдослучайных тестовых воздействиях с формированием откликов объекта контроля в виде сигнатур и выводом последних на внешнюю шину данных. 1 з.п. ф-лы, 2 табл., 6 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСГ1У БЛИН р 1) 5 С 06 F .1.1 /,2 6

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ .К СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4254228/24-24 (22) 27.04.87 (46) 23.08.90. Бюл. У 31 (72) А.Н. Андреев, М.Ю. Белов, А.М. Водовозов, В.Н. Лабичев, Ю.М.Моторин, А.А. Сачков и Н.П. Сиротюк (53) 681 ° 3(088.8) (56) Авторское свидетельство СССР

И 1223235, кл. С 06 F 11/26, 1984 °

Авторское свидетельство СССР

У 1124312, кл. С 06 F 11/16, 1983, (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ

БЛОКОВ (57) Изобретение относится к цифровой вычислительной технике и может быть использовано для контроля и поиска неисправностей в цифровых узлах, блоках, типовых элементах замены. Цель изобретения - расширение класса рева„„SU„„1587515 A 1

2. емых задач sa счет увеличения режимов контроля. Устройство содержит блок

1 управления, блок 2 задания тестовых воздействий, блок 3 разделения

t входов-выходов, блок 4 мультиплексоров, сигнатурный анализатор 5, =комму. танцор 6 линии связи. Устройство при варьировании кода управления М позволяет сфорсировать различные режимы работы как комбинации операций контроля и диагностики при детерминированных . тестовых воздействиях, задаваемых с . внешней шины данных устройства, с выводом реакций объема контроля на ту же шину и при псевдослучайных тестовых воздействиях с формированием откликов объекта контроля в виде сигнатур и выводом последних на внешнюю . шину данных. 1 э.п. ф-лы, 2 табл., 6 ил.

1587515

Изобретение относится к цифровой вычислительной технике и может бьггь использовано для контроля и поиска неисправностей в цифровых узлах, блоках, типовых элементах замены.

Цель изобретения вЂ” расширение класса решаемых задач за счет увеличения режимов контроля.

На фиг. 1 изображена структурная 1р . схема устройства; на фиг. 2 вЂ” 6примеры технической реализации блока управления, блока задания тестовьцс воздействий, блока разделения входов- выходов, блока мультиплексоров и сиг- 15 натурного анализатора соответственно.

Устройство содержит блок 1 управления, блок 2 задания тестовых воздей,ствий, блок 3 разделения, входов-выходов, блок 4 мультиплексоров, сигнатур-щ ный анализатор 5 и коммутатор 6 линии . связи. Блок 1 управления содержит генератор 7 импульсов, шифратор 8, 3G датчик 9 временного интервала, распределитель 10 импульсов, включающий счетчик 11, регистр 12, коммутатор 13, счетчик 14 и постоянную память 15.

Блок 2 задания тестовых воздействий состоит из генератора 16 псевдослучай-! ных кодов, памяти 17, первого 18 и втррого 19 дешифраторов, группы 20 сумматоров по модулю два, первого 21 и второго 22 регистров и блока 23 регистров.

Блок 3 разделения входов-выходов содержит дешифратор 24, группу 25 ре гистров и группу 26 элементов с тремя состояниями на выходе. Блок 4 мультиплексоров содержит в составе группу 27 мультиплексоров и шинный формирова- 40 тель 28. В сигнатурный анализатор 5

" входят группа 29 сумматоров по модулю два, группа 30 регистров сдвига, шинный формирователь 31 и элемент 32 НЕ..

Задатчик 9 временного интервала пРед- 45 ставляет собой часть микросхемы программируемого таймера типа КР580 ВИ53.

Постоянная память 15 программируется в соответствии с табл. 1.

Регистр 21 в блоке 2 задания тестовых воздействий должен иметь высокоимпедансное выходное состояние и может быть выполнен на микросхеме многорежимного буферного регистра К 589

ИР 12. Шифратор 8 в блоке 1 управления, имекиций шесть входов и двадцать четыре выхода может быть построен на трех микросхемах постоянных запоминанацих устройств типа К 565 PT 5 с объединением их .адресных входов ° Программируется шифратор в соответствии с табл. 2.

В табл. 2 в графе код M приведен десятичный эквивалент входного двоичного шестиразрядного кода и ш,тп.т ш ш

3 а 1 о шифратора 8.

Устройство работает следующим образом.

Установка кода М = 0(00 0000) на управляющих входах начальной установки блокирует работу всех узлов устройства вследствие единичных сигналов на входах выборки. В невыбранном состоянии блоками устройства не воспринимаются управляющие и синхронизирующие сигналы. Информационные входы-выходы коммутатора 6 линий связи, выходы регистра 21 в блоке 2 задания тестовых воздействий, входы и выходы шин:ных формирователей 28 и 31 в блоке 4 мультиплексоров и сигнатурном анализаторе 5 соответственно находятся в высокоимпедансном состоянии. На выходе задатчика 9 временного интервала присутствует единичный логический уровень, блокирующий работу распределителя 10 импульсов.

Дальнейшая работа устройства определяется режимами работы в соответствии с кодом M,oïðåäåëÿþùèì выходную комбинацию шифратора 8.

Режим задания опорной тактовой частоты f осуществляется при коде M =

1(00 0001). Режим необходим для варьирования частоты генерации испытательных воздействий в режиме тестирования псевдослучайными сигналами в тех случаях, когда объект контроля критичен к частоте формирования испытательных последовательностей. При этом L-активный сигнал T поступает ( на вход выборки распределителя 10 импульсов. В последнем разрешается запись информации в регистр 12, на информационных входах которого устанавливается байт кода частоты, поступающий с внешней шины данных устройства. Установка байта данных сопровожда-. ется синхроимпульсом С по входу синхронизации устройства.

Байт данных, соответствующий коду частоты, записывается в регистр 12. В дальнейшем при снятии единичного уровня сигнала на входе блокировки распре делителя 10 импульсов, поступающего

5 15875 на вход сброса счетчика 14, вход запрета постоянной памяти 15 и вход стробирсвания коммутатора 13, на первый выход распределителя импульсов„через коммутатор 13 передается частотный сигнал с одного из выходов счетчика 11, работающего в режиме делителя частоты. Изменение сигнала в регистре 12 однозначно соответствует из- 1 менению частоты f . На выходах постоянной памяти 15 при этом формируются четыре последовательности синхроимпульсов, разнесенных во времени в следующем порядке следования: С,, С

СЗ, С, и поступающих на выходы распределителя 10 импульсов.

Задатчик 9 временного интервала формирует интервал времени, в течение которого производится тестирование 20 объекта контроля псевдослучайными испытательными сигналами. Задатчик 9 программируется на обработку интервала тестирования при кодах управления

М = 2 и М = 3. 25

M = 2 (00 0010) . В укаэанном режиме выбирается эадатчик 9 временного интервала L-активным сигналом .К . Одновременно сигналом К = 1 задается ад рес регистра управляющего слова в эадатчике 9. Код управляющего слова с внешней шины данных устройства посту. пает на информационные входы задатчика 9 и, сопровождаемый синхроимпульсом С, записывается B Регистр управ- 35 о ляющего слова задатчика,9 временного интервала, чем обеспечивается программирование последнего в режим одновибратора, запускаемого сигналом стробирования по входу стробирования. 40

М = 3 (00 0011) . Сигнал К y = О, К = О. Сигналом К з выбирается задатчик 9 временного интервала. Сигнал К задает адрес регистра данных задатчика 9. На информационные входы задатчи- 45 ка 9 с внешней шины данных устройства поступает информационный сигнал, однозначно соответствующий количеству импульсов частоты f, суммарной длительности периодов которых равна дли- 50 тельность импульса на выходе задатчика 9, определяющего интервал работы распределителя 10 импульсов. Информационный сигнал, соответствующий интервалу работы устройства, записывается 55 в регистр данных эадатчика 9 после прохождения синхроимпульса С .

Блок 3 разделения входов-выходов предназначен для разделения входов-вы15 6 ходов объекта контроля на входные и выходные контакты. Указанная операций осуществляется при кодах управления

M = 4-19 (000100-010011). Названные коды управления соответствуют эагрузке группы 25 регистров в блоке 3. Сигналы Х,, Х, Х и Х, представляют собой адрес одного из шестнадцати регистров группы 25, а сигнал Х является сигналом выборки блока 3 и пос тупает на вход запрета дешифратора 24.

При единичном сигнале Х на выходах дешифратора 24 присутствуют Н-уровни сигналов, ни один из регистров группы

25 не выбран. Синхро- и информационные сигналы регистрами не ;воспринимаются. При М = 4 (00 0100)"Ъ.-активным сигналом Х выбирается блок 3 разделе5 ния входов-выходов. Код Х1Х Х Х =

= 0000 преобразуется дешифратором 24 в код выборки первого регистра группы

25. Сигналом I, = 0 обеспечивается передача данных с внешней шины,,данных устройства через коммутатор 6 линий связи и первую внутреннюю магистраль данных на вторую группу информационных входов блока 3 ° Информационный сигнал, сопровождаемый синхроимпульсом Со, записывается в первый регистр группы 25 регистров. Последовательное либо произвольное изменение кода М от

4 до 19 позволяет загрузить все регистры группы 25 в блоке 3 разделения входов-выходов. При этом каждому раз ряду группы 25 регистров приводится в соответствие вход-выход объекта контроля. В разряды группы 25, регистров, соответствующие входам объекта контроля, записываются единицы, выходамвЂ” нули. Элементы с тремя состояниями на выходе группы 26, на первые входы которых поступают уровни нулевых логических сигналов, переводятся в высокоимпедансное состояние на выходе и не оказывают влияния на выходы объекта контроля. Элементы группы 26, на первые входы которых поступают единичные логические сигналы, работают в режиме передачи информации с вторых входов на выходы. Таким образом, с помощью блока 3 осуществляется разделение входов-выходов объекта контроля.

Режим тестирования при детерминированных испытательных сигналах в устройстве реализуется при кодах управления М = 20-37 (01 0100-100101). При

М 20 и M = 21 осуществляется передача детерминированных тестов с внешней

7 1587515 в шины данных устройства на входы объек-, та. Остальные коды соответствуют выводу на внешнюю шину данных устройства реакций объекта контроля на детерминированный тест.

М 20 (01 0100). Режим позволяет записать в генератор 16 псевдослучайных кодов информацию с внешней шины данных устройства, соответствующую 0 коду выборки одного из регистров блока 23. При этом сигналами I 0;

I = 0; I = 1 обеспечивается передача данных с внешней шины данных устройства через коммутатор 6 линий свя- 1g зи на вторую внутреннюю магистраль данных. Сигнал Z =1 обеспечивает работу генератора 16 псевдослучайных кодов в режиме записи параллельного кода. Задатчик 9 временного интервала 20 предварительно запрограммирован на обработку восьми импульсов частоты f а на внешнюю шину данных предварительно выведена запиеь1ваемая в генератор

16 информация. Одновременно с уста- 25 новкои сигналов I I I Z и Z формируется сигнал К, запускающий задатчик 9. На .выходе задатчика 9 формируется нулевой сигнал Р, разрешающий работу распределителя 10 им- 30 пульсов в течение восьми периодов частоты f На выходах распределителя

10 импульсов формируются четыре разнесенных во времени синхроимпульса

С1, С, С, С,, Синхроимпульсом С, осуществляется запись информации в генератор 16 псевдослучайных кодов.

Остальные синхроимпульсы не воспринимаются блоками устройства, так как

/ последние находятся в невыбранном 40 состоянии. С также не воспринимается регистром 22. Последовательное прохождение заднего и переднего фронтов сигнала P сигнализирует об обработке заданного временного интервала. Из- 5 менение информационного сигнала внешней шины данных осуществляется. только при единичном уровне P в режиме с кодом М = 20, так же как и в ocTBJIbHblx режимах, сопровождаемых запуском задатчика 9 временного интервала °

М = 21 (01 0101). Режим обеспечивает передачу данных с внешней шины данных устройства на объект контроля.

Сигналом Z 0 . выбирается регистр 22,55 память 17 и дешиФратор 19 в блоке 2 задания тестовых воздействий. Сигнал, ранее записанный в генератор 16 псевдослучайных кодов поступает на входы дешифратора 19 и адресные входы памяти 17. Дешифратор 19 формирует сигнал выборки одногО из регистров блока 23.

Предварительно на внешней шине данных устанавливается байт данных, а задатчик 9 запрограммирован на обработку восьми импульсов fq Сигналом К„ за" пускается задатчик 9, Распределитель

10 импульсов формирует последовательность из четырех импульсов. Импульсом

С „ содержимые блока 23 регистров переписываются в регистр 22.С не вос1 принимается генератором 16 псевдослучайных кодов, а С не воспринимается регистром 21. Импульсом С z осущест-i вляется запись байта данных, поступаницего с внешней шины данных через коммутатор 6 линий связи на информационные входы блока 23 регистров, в выбранный регистр и ячейку памяти 17 с одноименным адресом. С выходов регистра 22 информация, записанная в блок..

23 регистров в предыдущем такте формирования испытательного сигнала, через блок 3 разделения входов-выходов передается на входы объекта контроля. Запись при управляющем коде M =, 20 в генератор 16 псевдослучайных кодов другого значения позволяет при коде

М = 21 осуществить запись информации в любой из регистров блока 23 и передать указанную информацию на объект контроля. Информация, записанная в регистры блока 23, дублируется в ячейках памяти 17.

Анализ реакций объекта контроля осуществляется при M = 22-37 (01 011010 0101) При этом сигналами I = 0 и

= О обеспечивается передача данных с выходов блока 4 мультиплексоров через коммутатор 6 линий связи на внешнюю шину данных. Сигналом Y выбирается шинный формирователь 28 в блоке 4 мультиплексоров. Код Y Y Y Y соответствует адресу байта, передаваемого с входов блока 4 мультиплексоров на внешнюю шину данных. Изменение кода управления M от 22 до 37 позволяет последовательно вывести на внешнюю шину данных полную информацию о состоянии входов-выходов объекта контроля, l

Для начальной установки генератора 16 псевдослучайных кодов в блоке

2 задания тестовых воздействий и регистров 30 группы в сигнатурном анализаторе 5 предусмотрен режим с управляющим кодом М = 38 (10 0110). При

82515

Тестовая комбинация с выходов регистра 22 через блок 3 разделения вхо35 дов-выходов передается на объект контро- ля.Причем тестовая комбинация,поступающая на объект впервом тактеформирования испытательной псевдослучайной последовательности, представляет собой на40 бор начальных условий, предваряющих псевдослучайный тест. Байт информации с входов-выходов объекта контроля через блок

«4 мультиплексоров и коммутатор 6 линий вЂ” связи поступает на входы сигнатурного

45 анализатора 5, в котором после прохождения импульса С начинается формирование восьми сигнатур. При этом информация с входов сигнатурного анализатора 5 через шинный формирователь

50 31 поступает на первые входы сумматоров по модулю два группы 29. Процесс генерации псевдослучайной испытательной последовательности и формирования сигнатур повторяется в течение и тактов. По окончании и тактов в регистрах группы 30 сигнатурного анализатора сформированы сигнатуры восьми входоввыходов объекта контроля. В указанном режиме на входах регистра 22 формиру-.

15 этом сигналом Z =1 осуществляется начальная установка указанных регистров.

Тестирование объекта контроля с помощью псевдослучайных испытательных сигналов и сверткой откликов объекта контроля сигнатурным анализатором 5 осуществляется при входных управляющих сигналах М = 39 - 54 (10 0111-11 0110).В указанных режимах осуществляется генерация псевдослучайных тестовых воздействий блоком 2 и . передача их на объект контроля с одновременной сверткой откликов одного иэ байтов входных-выходных сигналов объекта сигнатурным анализатором 5.

Для работы в указанных режимах предварительно в режиме при М = 38 осуществляется начальная установка генератора 16 псевдослучайных кодов в блоке 2 и обнуляются регистры группы 30 в сигнатурном анализаторе 5.

При управляющем коде М = 39 шины данных устройства функционируют разЪ, дельно без обмена информацией. Сигнал

1 обеспечивает передачу информа5 ции с выходов блока 4 мультиплексоров на входы сигнатурного анализатора 5.

Сигнал Z z = 0 разрешает работу генератора 16 в режиме формирования псевдослучайных кодов. Сигналы Z, = О, Z4 = 0 и Z< = 0 обеспечивают работу блока 2 в режиме генерации псевдослучайных испытательных сигналов. Задат; чик 9 временного интервала в блоке 1 управления предварительно запрограммирован на обработку требуемого количества тактов формирования испытательной выходной последовательности.

Число, записанное в задатчик 9 должно быть кратно восьми. Тогда число тактов выходной последовательности n =..

= f /8. Одновременно с установкой названных сигналов сигналом К запуска1 ется задатчик 9. Сигнал Р на его выходе устанавливается в нулевое состояние, разрешая работу распределителя

10 импульсов в режиме формирования последовательности синхроимпульсов . С „, С, С, С . Импульсом С< осуществляется запись информации с выходов блока ?3 регистров в регистр 22.

Указанная информация представляет собой набор начальных условий и задается в режимах с управляющими кодами М = 20 и М = 21. Одновременно импульсом С, синхронизируется генератор

16 псевдослучайных кодов, Сигналы с выходов младших разрядов генератора

16 псевдослучайных кодов поступают на адресные входы памяти 17 и дешифратора

19, чем обеспечивается опрос адресуемой ячейки памяти 17 и разрешение записи в один из регистров блока 23. На одном из выходов второго дешифратора

18 устанавливается единичный сигнал в соответствии со значением сигналов на его входах, подключенных к трем иэ оставшихся. свободными выходов генератора 1.6. Сигналы с выходов памяти 17 и дешифратора 18 поразрядно суммируются группой 20 сумматоров по модулю два„ В результате, выходкой сигнал группы 20 сумматоров по модулю два отличается от сигнала на выходе памяти 17 значением только одного бита, номер которого указывает дешифратор

18. Сигнал с выходов группы 20 сумматоров по модулю два поступает на информационные входы регистра 21. Импульсом С указанный сигнал записывается в регистр -21 и с его выходов поступает на информационные входы памяти

17 и входы блока 23 регистров. Импульсом С, следующим во времени за импульсом С, сигнал с выходов регистра

21 записывается в ранее адресованную ячейку памяти 17 и в выбранный регистр блока 23. формированием откликов объекта контроля в виде сигнатур и выводом последних на внешнюю шину данных устройства. Возможность варьирования алгоритмов контроля и диагностирования обусловлена органиэацией гибкой структуры устройства. Кроме этого, в рамках

;режима псевдослучайного тестирования

,в необходимых пределах может варьиро. ваТься как частота, так и количество тактов формирования испытательных сигналов с различными начальными условиями и изменением в каждом такте генерации только одного бита выходного сигнала, чем обеспечивается существенное снижение вероятности состязаний в объектах с элементами памяти, что в совокупности с возможностью инициализации объекта контроля расширят область применения и класс решаемых устройством задач.

Вывод сформированных в регистрах группы 30 сигнатурного анализатора 5 значений сигнатур на внешнюю шину данных устройства осуществляется при управляющем коде М 55 (11 0111).

Вывод содержимого регистров группы 30 осуществляется последовательно. В указанном режиме сигналами I, 0 и

I - =0 обеспечивается передача данных через шинный формирователь 31 и коммутатор линий связи с выходов регистра Ю

30,8 на внешнюю шину данных. Сигналом

1 регистры группы 30 в сигнатурном анализаторе 5 переведены в режим записи параллельной информации. Перед выводом информации из регистров сигна- 25 турного анализатора 5 задатчик 9 временного интервала в блоке 1 управления программируется на отработку восьми импульсов f . Запуск сигналом

К блок 9 обеспечивает однократное 3р появление импульсов С „, С, С и С .

С,, С и С з не воспринимаются узлами устройства. Импульсом С информация в группе 30 регистров параллельно сдвигается, т.е. содержимое седьмого регистра 30,7 переписывается в восьмой, восьмого вЂ” в первый, первоговЂ” во второй и т.д. Последним выводится содержимое восьмого регистра.При этом информация возвращается в исходное 40 состояние, с которого может быть продолжено формирование сигнатур при пе- . реходе к режиму тестирования. Последовательное либо произвольное изменение кода М от 39 до 54 позволяет сформи- 45 ровать сигнатуры всех входов-выходов объекта контроля с промежуточным выводом сигнатур на внешнюю шину данных устройства.

Таким образом, предлагаемое уст- 50 ройство при варьировании кода управления М позволяет сформировать различные режимы работы как комбинации операций контроля и диагностики при детерминированных тестовых воздействиях, 55 задаваемых с внешней шины данных устройства, с выводом реакций объекта контроля на ту же шину и при псевдослучайных тестовых воздействиях с

Формула из обр ет ения

1. Устройство для контроля цифровых блоков, содержащее блок управления, блок разделения входов-выходов, блок мультиплексоров, блок задания тестовых воздействий, сигнатурный анализатор, причем группа выходов блока разделения входов-выходов и Группа информационных входов блока мультиплексоров соединены с входами-выходами устройства для подключения к выводам контролируемого блока, группы выходов блока задания тестовых воздействий соединены с первой группой информационных входов блока разделения входоввыходов, группа управляющих входов которого соединена с первой группой вы-. ходов блока управления, вторая группа выходов которого соединена с группой управляющих входов блока мультиплексоров, третья группа выходов блока управления соединена с группой управляющих входов блока задания тестовых воздействий, первая и вторая группы режимных входов блока управления являются группами входов начальной установки и подключения к внешней шине данных устройства, блок задания тестовых воздействий содержит генератор псевдослучайных кодов, о т л и ч а ющ е е с я тем, что, с целью расширения класса решаемых задач за счет увеличения режимов контроля, в устройство введен коммутатор линий связи, а в блок задания тестовых воздействий вве158751 ется псевдослучайная испытательная по,следовательность таким образом, что в каждом такте формирования тестовых наборов изменяется только один бит выходного сигнала, а формирование последовательности начинается с запи- санных ранее в блок 23 регистров начальных условий.

13 158 дены память, два дешифратора, группа сумматоров по модулю два, два регистра и блок регистров, причем в устройстве группа управлямцих входов комму-, татора линий связи. соединена с четвертой группой выходов .блока управления, синхровход которого является синхровходом устройства, первая, вторая„ и третья группа информационных входов вЂ” выходов коммутатора линий связи соединены соответственно с группой информационных входов-выходов сигна-! турного анализатора, второй группой информационных входов блока разделе-, ния входов-выходов и группой информационных входов-выходов блока задания тестовых воздействий, группа выходов блока мультиплексоров соединена с группой информационных входов коммутатора линий связи, четвертая группа информационных входов-выходов которого подключена к группе входов-выходов устройства для подключения к внешней

Ъ шине данных, синхровход блока разделения входов-выходов соединен с синхровходом устройства, а в блоке за" дания тестовых воздействий группа выходов первого регистра является группой выходов блока, а группа информационных входов соединена с группой выходов блока регистров, группа входов выбора регистра которого соединена а группой выходов первого дешифратбра, группа информационных входов которого соединена с первой группой выходов генератора псевдослучайного кода и группой адресных входов памяти, группа информационных входов которой, группы информационных входов генератора псевдослучайного кода и блока регистров и группа выходов второго регистра образуют группу информационных входов-выходов блока задания тестовых воздействий, выходы памяти и выходы второго дешифратора соединены . соответственно с первыми и вторыми входа7515 )4 ми сумматоров по модулю два группы, выходы которых соединены с информаци онными входами второго регистра, входы второго дешифратора соединены с второй группой выходов генератора псевдослучайного кода, синхровход, входы сброса, установки, выборки генератора псевдослучайного кода, объединенные стробирующие входы памяти и первого дешифратора, вход разрешения памяти,1синхровходы, входы выборки ! первого и второго регистров, синхровход блока регистров образуют группу управлякщих входов блока задания тестовых воздействий, входы синхроимпульсов, установки, сброса и разрешения сигнатурного анализатора соедине-, ны с пятой группой выходов блока уп20 равления.

2. Устройство по п. 1, о т л ивЂ” ч а ю щ и е с я тем, что блок управлений содержит генератор импульсов, 25 распределитель импульсов, эадатчик; временного интервала и шифратор, причем выкал генератора импульсов соединен с входом опорной частоты распределителя импульсов, вход выборки, Зо синхровход и вход режима которого соедийайы с ооотэвтствующим выходом шифрйтора! сийхронходом блока и выходом зад@тчика временного интервала, а первый выход вЂ” с входом опорной частоты задатчика временного интервала, группы кодовых входов задатчика временного интервала и распределителя импульсов образуют вторую группу режимных входов блока, первая группа режимных

4О входов блока соединена с группой входов шифратора, выходы которого соединены со стробирующим, адресным, разрешающим входами эадатчика временного интервала и в совокупности с группой

45 выходов распределителя импульсов образуют первую, вторую, третью и четвертую группы выходов блока °

1б

1587515!

5 ица 1 а б

Выходное слово ь, (Входной код ьз

bî

О.

Т а Код

Выходное слово

К КФ з

0 0

О 0

0 0

О 0

0 0

001

0 0

0 О

1 0

1 О

1 0.0

0 0

100

0 0

0 О

0 0

О 0

0 1

100

0 О

О 0

0 0

0 О

О О

О 1

0 0

0 О

О О

0 О

0 0

О О

0 О

О О

О 0

О О

О О 1

0 0

О 0

0 0

1 1

1 1 м х,х,х,х,х, 0001

0001

001 0

1.000

11 10

0001

О 00.1

0001

1 1 э 4 э

00001

0 0001

00001

001 00

01 1 00

01 110

101 10

11010

Z(ZgZ Z Z

001

1 0.1

101

001

I ТЯ? эт4Ек?, 1587515

Продолжение табл. 2

Выходное слово

Й Е ЕзЕ Е

Код

Х Х Х Х4Х У 11 з ю 2 4 5 ф

/ М

00001

О О О О!

О О О О 1

00001

0001 О

01 100

00001

10011

ООООО

10011

001

001 .1 О 1

101

1.01

101

1 О 1

011001

11001

11 001 1

110011

1 1001 1

110011

11001

1 1001 1

110011

010101!

587515

1587515

Составитель И. Хазова

Техред Л.Сердюкова Корректор В. Гирняк

Редактор Н. Яцола

Тираж 573

Заказ 2421

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101

Устройство для контроля цифровых блоков

Патент 1587515