Устройство тестового контроля

Устройство тестового контроля

Иллюстрации

Показать все

Реферат

 

Изобретение относится к цифровой технике и может быть использовано для контроля цифровых блоков. Целью изобретения является повышение быстродействия. Устройство содержит счетчик 1 адреса, блок 2 памяти, предварительный регистр 3 теста, выходной регистр 4 теста, блок 5 сравнения, коммутатор 6, объем контроля 7, регистр 8 блокировки, блок 9 элементов И, регистр 10 сбоев, элемент ИЛИ 11, распределитель 12 импульсов, генератор 13 импульсов, блок 14 запуска, дешифратор 15 команд, элемент 16 задержки, блок 17 формирования и защиты с соответствующими связями. 2 ил.

„„SU,;„1587516

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (51) 5 С 06 F 1! /26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А STOPCMOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР! (21) 4278230/24-24 (22) 06.07.87 (46) 23.08.90. Вюл. !! 31 (71) Научно-исследовательский и конструкторско-технологический институт средств контроля электронной аппаратуры и изделий электронной техники (72) С.А. Емельянов (53) 681.3(088.8) (56) Авторское свидетельство СССР

М 516039, кл. С 06 F 11/26, 1974.

Авторское свидетельство СССР

Ф 1075265, кл. С 06 F 11/26, 1982. (54) УСТРОЙСТВО ТЕСТОВОГО КОНТРОЛЯ (57) Изобретение относится к цифровой г

2 технике и может быть использовано для контроля цифровых блоков. Целью изобретения является повышение быстродействия. Устройство содержит счетчик 1 адреса, блок 2 памяти, предварительный регистр 3 теста, выходной регистр

4 теста, блок 5 сравнения, коммутатор

6, объект контроля 7, региср 8 блокировки, блок 9 элементов И,регистр

10 сбоев, элемент ИЛИ 11, распределитель 12 импульсов, генератор 13 импульсов, блок 14 запуска, дешиф-. ратор 15 команд, элемент 16 задержки, блок 17 формирования н оашиты с соответствующими связями. 2 ил.

1587516

Изобретение относится к цифровой технике и может быть использовано для контроля цифровых блоков.

Цель изобретения - повышение быстродействия.

На фиг. 1 изображена схема устройства; на фиг. 2 — схема дешифратора команд.

Устройство содержит, счетчик 1 адре-10 са, блок 2 памяти, предварительный регистр 3 теста, выходной регистр 4 теста, блок 5 сравнения, коммутатор

6, объект 7 контроля, регистр 8 блокировки, блок 9 элементов И, регистр

10 сбоев, элемент ИЛИ 11, распределитель 12 импульсов, генератор 13 импульсов, блок 14 запуска, дешифратор

15 команд, элемент 16 задержки и блок

17 формирования и защиты. Дешифратор 20

15 команд (фиг. 2) содержит дешифратор 18, элемент И 19 и триггеры

20-24.

Устройство работает следующим образом.

Предварительно по сигналу установки, поступающему с выхода блока 14, устанавливаются в начальное состоя- ние счетчик 1, дешифратор 15, блок

17 и регистр 10. Затем по сигналу с выхода блока 14 запускаются соответ" ственно генератор 13 и коммутатор 6.

Начинаемся процесс контроля. По первому импульсу распределителя 12 из блока 2 памяти выбирается информационное слово в соответствии с состоянием счетчика 1 адреса. Каждое информационное слово состоит из двух полей: поля данных и поля команд.

Первый и второй разряды поля команд несут информацию о назначении данного набора (входной, коммутационный блокиров очный) и Одновременно не 45 сут информацию об окончании формирования очередного тестового набора. Третий разряд поля команд является признаком последнего тестового набора.

Первый импульс распределителя 12, задержанный элементом 16, осуществляет

50 запись очередного слова в регистр 3, разрешает работу дешифратора 15 °

Дешифратор 15 команд анализирует состояние поля команд информационного слова и в том случае, когда очередная, группа является последней группой входного, коммутационного или блоки« ровочного набора, сбрасывает соответственно .триггеры 20, 21 или 22 (одновременно, если очередная группа является последней группой входного набора сбрасывается триггер 23). Задержанный элементом 16 задержки первый тактовый импульс поступает также на второй вход блока 17 формирования и защиты.

Блок 17 формирования и защиты определяет, есть ли на контактах объекта 7 контроля, определенных как ве 11 входы, короткие замыкания или чужие потенциалы. Если на входах объекта 7 контроля коротких замыканий или "чу; жих" потенциалов нет, то на второй группе выходов блока 17 формирования и защиты во всех разрядах нули.В противном случае в разряде (или разрядах) на котором (которых) обнаружены короткие замыкания или "чужие" потенциалы устанавливаются единицы, которые через элемент ИЛИ 11 блОкируют работу генератора 13 импульсов и тем самым запрещают продолжение процесса контроля.

Второй импульс распределителя 12 импульсов поступает на седьмо6 вход дешифратора 15 команд. Если очередная группа является последней группой входного, коммутационного или блокировочного наборов, т.е. один из триггеров 20-22.сброшен, то второй им,пульс распределителя 12 импульсов устанавливает сброшенный триггер, формируя тем самым перепад, по которому производится запись сформированного набора соответственно в выходной регистр

4 теста, внутренние регистры коммутатора 6 или регистр 8 блокировки. Если очередная группа является не последней группой набора, то второй импульс распределителя 12 импульсов не изменяет состояния элементов дешифратора

15 команд.

Третий импульс распределителя:12 импульсов поступает йа вход дешифратора 15 команд и на счетный вход счетчика 1- адреса. Расхождение эталонного и контрольного сигналов выходов объекта 7 контроля выявляется блоком

5 сравнения и фиксируется (для тех выходов проверка которых разрешена регистром 8 блокировки) только в том случае, когда очередная группа является последней группой входного набора. Счетчик 1 адреса увеличивает свое состояние на единицу, подготав6 6 регистра теста и первой группой входов блока сравнения, вторая группа входОВ которого соединена с группой выходов коммутатора, группа входов-выходов которого является группой входов-выходов устройства для подключения к объекту контроля, группы выходов блока сравнения и регистра блокировки соединены соответственно с первой и второй группамн входов блока элементов И, группа выходов которого соединена с группой информационных входов регистра сбоев, группа выходов которого соединена с первой группой входов элемента ИЛИ, вторая группа входов и выход которого соединены соответственно с второй группой выходов блока формирования и защиты и входом останова генератора импульсов, выход которого соединен с входом распределителя импульсов, о тл и ч а ю щ е е с я тем, что, с целью повышения быстродействия, предварительный регистр теста содержит группу подрегистров,, причем группа выходов каждого подрегистра соединена с группой информационных входов последумцего подрегистра,- выходы всех подрегистров группы образуют группу выходов предварительного регистра теста, группа информационных входов первого подрегистра предварительного регистра теста соединена с группой выходов поля информации блока памяти, группа выходов поля управления которого соединена с группой информационных входов дешифратора команд, второй тактовый и разрешающий входы которого соединены соответственно с третьим выходом, распределителя импульсов и выходом элемента задержки, соединенным также с входами записи всех подрегистров предварительного регистра теста и синФ хровходом блока формирования и защи-, ты, с первого по пятый выходы дешифратора команд соединены соответственно с входами записи выходного регистра теста, коммутатора, регистра блокировки, регистра сбоев и входом элемента

ИЛИ.

Формула изобретения

Устройство тестового контроля, содержащее счетчик адреса, блок памяти, предварительный регистр теста, выходной регистр теста, блок сравнения, коммутатор, регистр блокировки, блок 20 элементов И, регистр сбоев, элемент

KIH, распределитель импульсов,генератор импульсов, блок запуска, дешифратор команд, блок формирования и защиты и элемент задержки, причем группа 25 разрядных выходов счетчика адреса соединена с группой адресных входов блока памяти, синхровход которого и вход элемента задержки соединены с первым выходом распределителя импульсов, вто- 30 рой выход которого соединен со счетным входом счетчика адреса и первым тактовым входом дешифратора команд, входы сброса счетчика адреса, дешифратора команд, блока формирования и защиты, регистра сбоев соединены с первым выходом блока запуска, второй и третий выходы которого соединены соответственно с входом запуска генератора импульсов и разрешающим входом 40 коммутатора, первая и вторая группы информационных входов которого соединены соответственно с группой выходов предварительного регистра теста, соединенной группами информационных вхо- 45 дов регистра блокировки и выходного регистра теста и первой группой выходов блока формирования и защиты, груп па информационных входов которого соединена с группой выходов выходного 50

5 158751 ливая чтение следующего информационного слова.

Одновременно анализируется состояние третьего разряда поля команд очередного информационного слова. Ес5 ли в третьем разряде поля команд единица, то триггер 24 дешифратора 15 команд устанавливается в единицу, запрещая через элемент ИЛИ 11 работу гене- 10 ратора 13 импульсов, приостанавливая процесс контроля (конец теста).

1587516 Êñ

Составитель И. Хазова

Техред Л.Сердюкова Корректор M. Пожо

Редактор Н. Яцола

Заказ 2421 Тираж 566 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СЧСР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбийат "Патент", г. Ужгород, ул. Гагарина, 101