Устройство для сопряжения эвм с каналом связи

Устройство для сопряжения эвм с каналом связи

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в системах сбора, обработки и отображения информации. С целью сокращения аппаратурных затрат в устройство, содержащее блок управления приемопередачей, блок приема, блок передачи, регистр приема запросов, регистр запроса модема, управляемый делитель частоты, коммутатор, приемопередатчик данных, селектор адреса и регистр признака операции, введены блок коммутации сигналов прерывания и прямого доступа, блок синхронизации прямого доступа, регистр признака данных и регистр сдвига. 7 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) " . (ш 1 58

А1 (51) 5 G 06 F 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

° .

° г

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4468993/24-24 (22) 01.08.88 (46) 23.08.90. Бюл. М- 31 (72) М.Б. Куперман, К.А. Красников и В.А. Рукавичкин (53) 681.325(088.8) (56) Авторское свидетельство СССР и 1125617, кл. С 06 F 13/00, 1984.

Злектроника МС0585. Комплекс вычислительный персональный. Модуль системный НС1. Техническое описание

2 ° 791.026.Т02. Схема электрическая принципиальная 3.858.230.33. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЗВМ

С КАНАЛОМ СВЯЗИ

Изобретение относится к вычислительной технике, в частности к устройствам сопряжения электронно-вычислительной машины (ЗВМ) и аппаратуры передачи данных (АПД), и может быть использовано в системах сбора, обработки и отображения информации.

Целью изобретения является сокращение аппаратурных затрат устройства.

На фиг. 1 представлена структурная

Э . блок-схема устройства; на фиг ° 2— функциональная схема регистра признака операции; на фиг. 3 — функциональная схема блока коммутации сигналов прерываний и прямого доступа; на фиг. 4 — функциональная схема блока синхронизации прямого доступа; на фиг. 5 и 6 — функциональные схемы блоков передачи и приема; на фиг. 7:схема включения блока управления приемопередачей.

? (57) Изобретение относится к вычисли« тельной технике и может быть использовано в системах сбора, обработки и отображения информации. С целью аок -:, ращения аппаратурных затрат в устрой-, ство, содержащее блок управления прие.

I мопередачей, блок приема, блок передачи, регистр приема запросов, регистр запроса модема, управляемый делитель частоты, коммутатор, приемопередатчик данных, селектор адреса и регистр признака операции, введены блок коммутации сигналов прерывания и прямого доступа, блок синхронизации прямого доступа, регистр признака дан- ных и регистр сдвига. 7 ил. Ф

Устройство содержит селектор 1 адреса; управляемый делитель 2 частоты, приемопередатчик 3 данных, регистр

4 признака данных, регистр 5 признака операции, блок б синхронизации прямого доступа, коммутатор 7, блок 8 управления приемопередачей, блок 9 коммутации сигналов прерываний и прямого- доступа, регистр 10 запроса мо . дема, регистр 11 приема запросов, регистр 12 сдвига, блок 13 передачи,. блок 14 приема, шины 15 — 17 адреса, данных и управления, образующие магистраль процессора.

Регистр 5 признака операции содержит (фиг. 2) триггеры 18 - 20 и мультиплексор 21.

Блок 9 (фиг. 3) состоит из элементов И 22 — 25, триггера 26, элемен,тов ИЛИ 27 и 28, элементов И 29 и 30.

1587524 На элементы И 22 — 25 поступают сигналы запроса прерывания приемником, запроса прерывания передатчиком, запроса прямого доступа передатчиком бло-5 ка 8, запроса прямого доступа приемником. На триггер 26 поступает сигнал режима работы от блока 3 и сигнал разрешения с шины 17. С элементов ИЛИ

27 и 28 поступают сигналы запроса 10 прямого доступа и запроса прерывания на шину 17. На элемент И 29 поступает сигнал запроса прямого доступа с шины 17, с выхода элемента 29 снимается выходной сигнал разрешения прямого 15 доступа на шину 17. На вход элемента

И 30 поступают сигналы разрешения прямого доступа с шины 17 и триггера

26, с выхода элемента 30 подается сигнал разрешения прямого доступа на 20 блок 8.

Блок 6 (фиг. 4) состоит из регистра 31 адреса, регистра 32, триггера

33, элемента (линии) 34 задержки, триггера 35, элементов И 36 и 37, эле-25 ментов (линий) 38 и 39 задержки.

Регистр 31 адреса получает адрес исполнителя и выдает его на шину 15 адреса; регистр 32 состояния выдает управляющие сигналы режима работы, . 30 характеризукщие тип интерфейса на блоки

1,5,13 и 14 итриггер 35.Триггер 33 устанавливается по сигналу синхронизации адреса блока 8 и выдает сигнал на триггер

35, который выдает сигналы синхронизации адреса и синхронизации задатчика в зависимости от состояния триггера 32. Сигналы с триггера 33 также устанавливают элементы И 36 и 37, с выходов которых снимают сигналы ко- 40 да операции. С шины 17 приходит сигнал ответа или синхронизации исполнителя, который снимает через элементы

34, 38, 39, 36, 37 сигналы кода операции 4 45

Структурные схемы блока 13 приема и блока 14 передачи приведены на фиг. 6 и 7 соответственно. Блок 14 передачи (фиг. 5) состоит из передатчиков (формирователей ) 40 — 42 линейных сигналов.

Блок 13 приема (фиг. 6) состоит из приемников 43 - 45 линейных сигналов.

Блок 8 может быть выполнен на БИС типа 1818ВГ01 (фиг. 7).

Устройство работает следующим об- . разом.

Все операции производятся синхронно в соответствии с сигналами, постулающими с делителя 2 частоты или блока 14 приема, в зависимости от режима вычислительной системы.

В режиме передачи данных от ЭВИ процессор выдает на селектор 1 адреса с шины 15 адреса адрес устройства, на приемопередатчик 3 с шины 16 данных байт данных и с регистра 4 сигналы работы в сторону блока 8, на регистр

4 признака данных с шины 16 данных слово признака данных, на регистр 5 признака операции с шины 17 управления код признака операции. Вся эта информация стробируется одним или несколькими сигналами с шины 17 управления,а запись в эти регистры может осуществляться одновременно или последовательно в зависимости от программьг

ЦП. После того, как вся информация в эти регистры записана, в блок 8 поступают сигналы: с селектора 1 адреса— сигнал разрешения, с приемопередатчика 3 — байт данных, с регистра 4 признака данных — сигнал признака данных, с регистра 5 признака операции — код операции. После прихода сигнала стробирования с коммутатора 7 происходит запись байта данных в блок 8, в котором происходит обработка данных в соответствии с установленным режимом, буферизация и преобразование данных из параллельного кода в последовательный.

Передача данных в канал проводится блоком 8 через регистр 10 запросов модема, сдвиговый регистр 12 и блок

13 передачи.

В режиме приема данных из канала поступающие данные записываются в блок 8 через блок 14 приема и регистр

11 приема запросов модема. В блоке 8 проводится обработка принимаемого байта (кадра) в соответствии с выбранным режимом (протоколом) приема. Далее возможны два варианта.

Если блок 8 запрограммирован в режиме прямого доступа, от него через блок 9 на шину 17 управления поступает сигнал запроса прямого доступа. С шины 17 на блок 9 поступает сигнал разрешения прямого доступа. После этого на шину 17 выставляется сигнал занятости, записывается начальный адрес в регистр 31 и подается сигнал обмена на блок 6 и байт данных на приемопередатчик 3. Блок 6 формирует сигналы управления интерфейсом в соответствии с содержимым регистра 32.

5 15875

После этого на блок 6 поступает с шины 17 сигнал готовности, сигнализирующий о том, что данный байт считан, блок 8 выставляет на приемопередат5 чик 3 новый байт и новый сигнал обмена на блок 6.

Если блок 8 запрограммирован в режиме прерывания, через блок 9 от блока 8 выставляется на шину 17 сигнал 1ð запроса прерывания. После прихода сигнала разрешения с шины 17 блок 8 выставляет через приемопередатчик 3 на шину 16 данных вектор прерывания, после чего обмен с IUI идет аналогично предыдущему циклу.

Формула изобретения

Устройство для сопряжения ЭВМ с 2Р каналом .связи, содержащее селектор адреса, регистр признака операции, коммутатор, регистр приема запросов, приемопередатчик данных, управляемый

1 делитель частоты, блок приема, блок 25 передачи и регистр запроса модема и блок управления приемопередачей, входы выборки, кода операции, готовности канала и синхронизации канала которого соединены соответственно с выхо- 3р дами селектора адреса, регистра признака операции, коммутатора и регистра приема запросов, а вход-выход данных— с первым информационным входом-выходом приемопередатчика данных, второй информационный вход-выход которого является входом-выходом устройства для подключения к шине данных магистрали ЭВМ, причем вход синхронизации процессора блока управления приемопе- 4р редачей, входы синхронизации приемопередатчика данных управляемого делителя частоты и селектора адреса, информационный вход регистра признака операции образуют группу входов уст- 45 ройства для подключения к шине управ. ленни магистрали ЭВМ, информационный вход селектора адреса является входом устройства для подключения к шине ад. реса магистрали ЭВМ, информационный 5р вход и синхровход коммутатора соединены соответственно с выходом управляемого делителя частоты и первым выходом блока приема, вторым выходом подключенного к входу регистра приема запросов, информационный вход блока передачи соединен с выходом регистра запроса модема, информационным входом

24

6 соединенного с первым выходом блока управления приемопередачей, информа== ционный вход блока приема и выход блока передачи являются соответствукнцими входом и выходом устройства для подключения к информационным выходу и входу канала связи, о т л и ч а ю щ ее с я тем, что, с целью сокращения аппаратурных затрат устройства, в него введены блок синхронизации прямого . доступа, регистр сдвига, регистр признака данных и блок коммутации сигналов прерывания и прямоrо доступа, причем разрешакщие входы блоков приема и передачи соединены разрешающими входами чтения селектора адреса и регистра признака операции и первым выходом блока синхронизации прямого доступа, вход режима которого соединен с входом-выходом регистра признака операции, второй выход блока синхронизации прямого доступа является выходом устройства для подключения к шине адреса магистрали ЭВМ, управлякший вход регистра запросов модема соединен с входом регистра сдвига, выходом соединенного с первым выходом регистра признака данных, вторым выходом подключенного к адресному входу блока управления приемопередачей, а третьим выходом — к управляющим входам коммутатора и управляемого делителя частоты, вход готовности процессора и второй выход блока управления приемопередачей соединены соответственно с первым выходом и первым информационным входом блока коммутации сигналов прерывания и прямого доступа, управляющий вход которого соединен с выходом соответствующего разряда первого информационного входа-выхода приемопередатчика данных, а второй информационный вход и второй выход блока кбммутации сигналов прерывания и прямого доступа являются соответствующими входом и выходом устройства для подключения к шине управления магистрали

ЭВМ, синхрониэирующий вход и третий выход блока синхронизации прямого доступа являются соответствующими входом и выходом устройства для подключения к шине управления магистрали ЭВМ, синхронизирующий и информационный входы регистра признака данных являются соответствующими входами устройства для подключения к шине управления и нине данных магистрали ЭВМ.

1587524

Фиг. 2

1537524

Фиг. 0

1587524

Фиг. 7

Составитель В. Вертлиб

Техред П,Сердюкова Корректор M. Кучерявая

Редактор А. Шандор

Заказ 2421

Тираж 567

Подписное

ВНИИПИ Государственного комитета по изобретениям и открьггиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 101