Аналоговое запоминающее устройство

Аналоговое запоминающее устройство

Иллюстрации

Показать все

Реферат

 

Изобретение относится к аналого-цифровой измерительной технике и может быть использовано в контрольно-измерительных системах. Цель изобретения - повышение точности устройства. Поставленная цель достигается введением в устройство дополнительно третьего и четвертого вычитателей 3, 4, третьего и четвертого ключевых элементов 7, 8, первого и второго дифференциаторов 11, 12, элемента НЕ 13, образующих цепи обратной связи, препятствующих изменению сигнала на выходе интеграторов 9, 10 за счет токов утечки в режиме хранения и восстанавливающих до первоначального уровня сигналы на выходе интеграторов 9, 10. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)ю G 11 С 27/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4617905/24-24 (22) 12.12.88 (46) 23.08.90. Бюл. ¹ 31 (72) И.Г.Дорух, А.П.Дорух и А.Н.Гуляев (53) 681.327.66(088.8) (56) Бахтиаров Г.Д., Малинин В.В., Школин

В.П, Аналого-цифровые преобразователи.—

М.: Советское радио, 1980, с, 145, рис. 6.24.

Авторское свидетельство СССР № 1374283, кл. G 1.1 С 27/00, 1986. (54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к аналого-цифровой измерительной технике и может быть

„„53J „„1587596 А1 использовано в контрольно-измерительных системах. Цель изобретения — повышение точности устройства. Поставленная цель достигается введением в устройство дополнительно третьего и четвертого вычитателей 3, 4, третьего и четвертого ключевых . элементов 7, 8, первого и второго дифференциаторов 11, 12, элемента НЕ 13, образующих цепи обратной связи, препятствующих изменению сигнала на выходе интеграторов

9, 10, за счет токов утечки в режиме хранения и восстанавливающие до первоначального уровня сигналы на выходе интеграторов9, 10.

1 ил.

1587596

10

35

45

55

Изобретение относится к аналого-цифровой измерительной технике и может быть использовано в контрольно-измерительных системах.

Цель изобретения — повышение точности устройства.

На чертеже представлено аналоговое запоминающее устройство;

Устройство содержит первый, второй, третий и четвертый вычитатели 1 — 4, первый, второй, третий и четвертый ключевые элементы 5-8, первый и второй интеграторы 9 и 10, первый и второй дифференциаторы.11, 12, элемент НЕ 13, сумматор 14, информационные вход 15 и выход 16 устройства, вход 17 задания режима устройства, Устройство работает следующим образом.

В режиме слежения под действием управляющего сигнала с входа 17 элементы 5 и 6 замкнуты, а элементы 7 и 8 разомкнуты.

Входнрй сигнал X(t) с входа 15 поступает на суммирующий вход вычитателя 1, на вычитающий вход которого и на первый вход сумматора 14 поступает сигнал Xg(t) с выхода интегратора 9, На выходе вычитателя 1 формируется сигнал е (t) рассогласова. ния. е(t) = X(t) — Xg (t), Сигнал е (t) через элемент 5 и вычитатель 3 поступает на вход интегратора 9 и непосредственно на суммирующий вход вычитателя 2, на вычитающий вход которого и на второй вход сумматора 14 поступает сигнал Xio(t) с выхода интегратора 10. На выходе вычитателя 2 формируется сигнал y(t) рассогласования: у (т) = е (1} — X>o(t)

Сигнал y (t) через элемент 6 и вычитатель 4 поступает на вход интегратора 10.

Сигналы Xg(t) и Х1® суммируютсэ в сумматоре 14, образуя выходной сигнал Y(t) устройства, который поступает на выход 16;

Y(t) = Xg (t) + Х10 (t) =, X(t) y(t), т.е. отслеживание входного сигнала осуществляется с погрешностью y(t), В устройстве слежения за входным сигналом осуществляется с помощью двух замкнутых контуров — первого из вычитателей 1 и 3 интегратора 9 и второго из вычитателей 2 и 4 интегратора 10. Динамическая ошибка слежения е (t) первого контура от. слеживается вторым контуром и с помощью сумматора 14 осуществляется ее компенсация, Рассогласование y (t) значительно меньше, чем е (t), поэтому слежение за входным сигналом X(t) осуществляется с высокой точностью.

В режиме хранения под действием управляющего сигнала с входа 17 элементы 5 и 6 размыкаются, отключая выходьг вычитателей 1 и 2 от суммирующих входов вычитателей 3 и 4, а элементы 7 и 8 замыкаются, подключая выходы дифференциаторов 11 и

12 к вычитающим входам этих вычитателей.

Выходной сигнал Y(t) "замораживается" на уровне, соответствующем моменту поступления управляющего сигнала на замыкание элементов 7 и 8 и размыкание элементов 5 и 6.

Дифференциатор 11, элемент 7 и вычитатель 3 в режиме хранения образуют цепь отрицательной обратной связи, препятствующей изменению сигнала на выходе интегратора 9 за счет токов утечки в режиме хранения. Дифференциатор 11 формирует сигнал, полярность и уровень которого соответствуют направлению и скорости изменения напряжения на выходе интегратора 9.

Этот сигнал поступает через элемент 7 на вычитающий вход вычитателя 3, в результате на выходе вычитателя 3 и на входе интегратора 9 образуется компенсирующий сигнал, под действием которого сигнал на выходе интегратора 9 восстанавливается до первоначального уровня.

Аналогично дифференциатор 12, элемент 8 и вычитатель 4 обеспечивают в режиме хранения постоянство сигнала на выходе интегратора 10.

Формула изобретения

Аналоговое запоминающее устройство, содержащее первый и второй вычитатели, первый и второй ключевые элементы, сумматор, первый и второй интеграторы, выходы которых подключены соответственно к первому и второму входам сумматора, выход которого является информационным выходом устройства, вход первого вычитателя является информационным входом устройства, выход первого вычитателя подключен к информационному входу первого ключевого элемента и суммирующему входу второго вычитателя, выход которого подключен к информационному входу второго ключевого элемента, управляющий вход которого подключен к управляющему входу первого ключевого элемента, о т л ич а ю щ е е с я тем, что, с целью повышения точности устройства, в него введены первый и второй дифференциаторы, третий и четвертый вычитатепи, третий и четвертый ключевые элементы, элемент НЕ, вход которого подключен к управляющему входу первого ключевого элемента и является входом задания режима устройства, а выход элемента НЕ

158?596

Составитель А.Ершова

Техред М.Моргентал Корректор Н. Король

Редактор Е.Папп

Заказ 2425 Тираж 485 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101 является управляющим входом третьего и четвертого ключевых элементов, вход первого дифференциатора подключен к выходу первого интегратора и вычитающему входу первого вычитателя, вход второго дифференциатора подключен к выходу второго интегратора и вычитающему входу второго вычитателя, выходы первого и второго дифференциаторов подключены соотвественно к информационным входам третьего и четвертого ключевых элементов, информационные выходы которых подключены соответственно к вычитающим входам третьего и четвертого вычитателей, суммирующие

5 входы которых подключены соответственно к информационным выходам первого и второго ключевых элементов, входы первого и второго интеграторов подключены соответственно к выходам третьего и четвертого

10 вычитателей.