Преобразователь модулярного кода в позиционный код

Преобразователь модулярного кода в позиционный код

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительным средствам, работающим в модулярной арифметике, и позволяет совместить преобразование модулярного кода в позиционный код с масштабированием и повысить точность перевода путем вычисления поправки и добавления ее к переведенному числу при несущественных аппаратурных затратах. Преобразователь содержит блок 2 хранения констант перевода, блок 3 хранения констант поправки, блок 4 хранения констант для вычисления ранга, накапливающий сумматор 5 перевода, накапливающий сумматор 6 поправки, накапливающий сумматор 7 ранга, блок 8 хранения констант ранга, схему 9 сравнения с константой, блоки 10 и 11 элементов ИЛИ и блок 12 элементов И с соответствующими связями. 1 ил.

СООЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУбЛИК (19) (11) 9 А1

Ц1) Н 03 M 7/18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4422579/24-24 (22) 04.05.88 (46) 23.08.90.Бюл. К- 31 (71) Институт математики и механики

АН КазССР (72) В.M.Àìåðáàåâ, И.Т.Пак, P.Н.Турмухамбетов и M,Ñ.Ñîþíäèêîâ (53) 681.3 (088.8) (56) Авторское свидетельство СССР

Ф 328448, кл. Н 03 М 7/18, 1970.

Авторское свидетельство СССР

У 1510097, кл. Н 03 М 7/18, 10,03.87. (54) ПРЕОБРАЗОВАТЕЛЬ МОДУЛЯРНОГО

КОДА В ПОЗИЦИОННЫЙ КОД (57) Изобретение относится к вычислительным средствам, работающим в

2 модулярной арифметике, и позволяет совместить преобраэование модулярного кода в позиционный код с масштабированием и повысить точность перевода путем вычисления поправки и добавления ее к переведенному числу при несущественных аппаратурных затратах.

Преобразователь содержит блок 2 хранения констант перевода, блок 3 хранения констант поправки, блок 4 хранения констант для вычисления ранга, накапливающий сумматор 5 перевода, накапливающий сумматор 6 поправки, накапливающий сумматор 7 ранга, блок

8 хранения констант ранга, схему 9 сравнения с константой, блоки 10 и 11 элементов ИЛИ и блок 12 элементов И с соответствующими связями. 1 ил.

1587639

Р-1 ((1/ш /<1,. + -2-,-) /Р; ) /Р; ); константы для вычисления поправки

4О

fd (P /ш ((+ — — ) /Р /Р Kc ) ); константы ранга

t-Ч„Р/Кс- (Р-1) /2%с), 4d 5 Ч„Р/Mk — (Р-1)/2Юс1); константы перевода

1-D где a(— остатки исходного

P. — основания системы ные); числа; (P . нечет1

Изобретение относится к вычисли" тельной технике и предназначено для преобразования кодов.

Целью изобретения является сокра5 щение аппаратурных затрат, На чертеже представлена схема преобразователя модулярного кода в позиционный код.

Преобразователь содержит информа- 10 цйонный вход 1 преобразонателя, блок

2 хранения констант перевода, блок 3 ( хранения констант поправки, блок 4 хранения констант для вычисления ранга, накапливающий сумматор 5 перево- 15 д, накапливающий сумматор 6 поправ-! ки, накаплинающии сумматор 7 ранга, ! блок 8 хранения констант ранга, схему 9 сравнения с константой, первый и второй блоки 10 и.11 элементов ИЛИ, ZQ биток 12 элементов И, с первого по чет- вертый тактовые входы 13-16 преобраэОвателя, информационный выход 17 преобразователя, выход 18 правильности перевода преобразователя, вход 19 на- 25 чальной установки преобразователя:„

Преобразователь реализует последовательный принцип работы.

Цикл преобразования занимает (Й+2) тактов, где п — число инфор- 39 мационных оснований в реализуемой моЦели модулярной арифметики, для кот орой константы следует вычислить г1о формулам: константы для вычисления ранга

n — число оснований;

Р— диапазон системы; масштабный коэффициент;

М вЂ” общий знаменатель дроби, представляющий числа (для целых чисел М = 1);

V — ранг числа; (Х ) — целая часть, jX ) — дробная часть;

° \ d,d — точностные параметры.

Предполагается, что сумматоры и константы должны использовать систему счисления, н которую осуществляется перевод.

Преобразователь работает следующим образом.

В начале цикла по сигналу с входа

19 происходит обнуление сумматоров

В каждом из и тактов на информационный вхоц 1 устройства поступает очередной остаток с соответствующим номером основания. Этот код образует адрес (3 log.„п .Е + 1 „„„,бит) для блоков 2-4 хранения констант перевода, констант поправки, констант для вычисления ранга (1 — максимально макс возможный размер остатка числа для всех оснований). В момент времени t

1 по сигналу с входа 13 константа перевода из блока 2 разрядности m через блок 10 элементов ИЛИ считывается в ! накапливающий сумматор 5 перевода, константа поправки из блока 3 разрядности d = g 1о

11 элементов ИЛИ считывается- в накапливающий сумматор 6 поправки, константа для вычисления ранга из блока

4 разрядности d = 2 11og

2 d бит, для сумматора 7 — не менее

3/2 Й бит. В момент времени t после установления переходных процессон по сигналу с входа 14 в сумматорах фиксируется полученная сумма. Через п тактов в сумматорах перевода 5 и поправки б накоплены суммы соответствующих констант по всем основаниям, а н сумматоре 7 получено, значение ранга. Значение ранга, образуемое старшими й/2 разрядами сумматора 7, 39

5 15876 является адресом блока 8 хранения констант ранга, следующие d/2 разрядов сумматора 7 используются в схеме 9 сравнения с константой, которая может быть реализована посредством элемента И-НЕ, младшие d/2 разрядов игнорируются, В и+1 такте в момент времени t по сигналу с входа 15 из блока 8 хранения констант ранга конс- 1О такта разрядности m через блок 10 элементов ИЛИ считывается в сумматоре 5 и константа разрядности d через блок ll элементов ИЛИ считывается в сумматоре 6 поправки, а сигнал 15

CO eMbi 9 CpBBHBHHH KoH T H 0 Bbl дается на выход 18 устройства.

В момент времени t после установления переходных процессов по сигналу с входа 14 в сумматорах 5 и 6 фик- сируется новая сумма. При этом в сумматоре 6 получено значение попраьки (старшие d разрядов), В n+2 такте в момент времени на вход блока !2 элементов И поступает сигнал с входа l6 и разрешает прохождение поправки через блок 10 элементов ИЛИ в сумматор 5 для коррекции накопленной суммы, младшие

dвыходов сумматора 6 игн:орируются. ЗО

По окончании переходных процессов ь момент времени t по сигналу с входа

14 в сумматоре 5 фиксируется окончательный результат преобразования„ который снимается с выхода 17.

Формула изобретения

Преобразователь модулярного кода ,в позиционный код, содеРжащий блок

:хранения констант перевода, блок хранения констант поправки, накап ивающий сумматор перевода, накапливающий сумматор поправки и блок элемен тов И, причем информационный вход преобразователя соединен с адресным входом блока хранения констант поправки, вход разрешения чтения которого соединен с первым тактовым входом преобразователя вход начальной ус.! тановки которого соединен с входами 5Q сброса накапливающего сумматора перевода и накапливающего сумматора поправки, выход которого соединен с первым входом блока элементов И, второй тактовый вход преобразователя соединен 55 с тактовым входом накапливающего сумматора перевода, выход котоРого является информационным выходом преобразователя, отличающийся тем, что, с целью сокращения аппаратурных затрат, он содержит блок хранения констант для вычисления ранга, накапливающий сумматор ранга, блок хранения констант ранга1 схему сравнения с константой, первый и второй блоки элементов ИЛИ, причем информационный вход греобразователя соединен с адресными входами блока хранения констант поправки и блока хранения констант для вычисления ранга, выход которого соединен с информационным входом накапливающего сумматора ранга, выходы групп разрядов которого соединены соответственно с адресным входом блока хранения констант ранга и с информационным входом схемы сравнения с константой, выход которой является выходом правильности перевода преобразоватля, выход блока хранения констант перевода соединен с первым входом первого блока элементов ИЛИ, выход которого соединен с информационным входом накапливающего сумматора перевода, выход блока хранения констант поправки соединен с первь;м входом второго блока элементов ИЛИ, выход которого соединен с информапионным входом накапливающего сумматора поправки, выход блока хранения констант ранга соединен с вторыми входами первого и второго блоков элементов ИЛИ, выход блока элементов И соединен с третьим. входом первого блока элементов ИЛИ, первый тактовый вход преобразователя соединен с входами разрешения чтения блока хранения констант поправки и блока хранения констант для вычисления ранга, второй тактовый вход преобразователя соединен с тактовыми входами накапливающего сумматора поправки и накапливающего сумматора ранга, ° вход сброса которого соединен с входом начальной установки преобразователя, третий тактовый вход которого соединен с входом разрешения чтения блока хранения констант ранга и с входом разрешения схемы сравнейия с константой, четвертый тактовый вход преобразователя соедиI нен с вторым входом блока элементов И.