Цифровой синтезатор частот

Цифровой синтезатор частот

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике и может быть использовано в технике связи, в радиолокационных и измерительных системах для формирования частот. Цель изобретения - расширение диапазона синтезируемых частот. Синтезатор содержит генератор 1 тактовых импульсов, делитель 2 частоты, блок 3 формирования кода частоты, формирователь 4 управляющего кода, накопителя 5 и 6 фазы, умножитель 7 кодов, блок 8 суммирования, распределитель 9 импульсов, регистры 10,12 и 14 памяти, блок постоянной памяти (БПП) 11, коммутатор 13, ЦАП 15 и (ФНЧ) 16. СИНТЕЗ ОТСЧЕТОВ ФАЗЫ ПРОИЗВОДИТСЯ В ПОСЛЕДОВАТЕЛЬНО СОЕДИНЕННЫХ НАКОПИТЕЛЯХ 5 И 6 ФАЗЫ, РАБОТАЮЩИХ С ТАКТОВОЙ ЧАСТОТОЙ, В N РАЗ МЕНЬШЕ ЧАСТОТЫ ГЕНЕРАТОРА 1. ВЫХОДНОЙ СИГНАЛ НАКОПИТЕЛЯ 5 ФАЗЫ - КОД ТЕКУЩЕЙ ФАЗЫ А СИНТЕЗИРУЕМОГО КОЛЕБАНИЯ, ДИСКРЕТНО МЕНЯЮЩЕЙСЯ С ШАГОМ ΔА=M .N. Умножитель 7 кодов формирует коды 2M, 3M,...(N-1)M, а в блоке 8 суммирования происходит сложение кода текущей фазы А с выходными кодами умножителя 7 кодов. БПП 11 состоит из N блоков памяти, выходы которых через коммутатор 13 подаются на вход ЦАП 15. РЕГИСТРЫ 10 И 12 СЛУЖАТ ДЛЯ ВЫРАВНИВАНИЯ ЗАДЕРЖЕК. КОММУТАТОР 13 УПРАВЛЯЕТСЯ ВЫХОДНЫМ КОДОМ РАСПРЕДЕЛИТЕЛЯ 9 ИМПУЛЬСОВ. БЫСТРОДЕЙСТВИЕ ОПРЕДЕЛЯЕТСЯ ЦАП 15, регистром 14 и коммутатором 13. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН щ) 5 Н 03 В 19/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГННТ СССР (21) 4602048/24-09 (22) 04.11.88 (46) 30.08.90. Бюл. ¹ 32 (72) Г.И.Алябин, В.Ф.Коваленко

:и С.И.Севостьянов (53) 621.373.42 (088.8) (56) Авторское свидетельство .СССР

¹ 1224949, кл, Н 03 В 19/00, 1984.

Авторское свидетельство СССР № 813675, кл. Н 03 В 19/00, 1978, „„SU„„1589366 А 1

2 (54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ (57) Изобретение относится к радиотехнике и м.б. использовано в технике связи, в радиолокационных и измерительных системах для формирования частот. Цель изобретения — расширение диапазона синтезируемых частот. Синтезатор содержит генератор 1 тактовых импульсов, делитель 2 частоты, блок

3 формирования кода частоты, формирователь 4 управляющего кода, накопи1589366 тели 5 и 6 Фазы, умножитель 7 кодов, блок 8 суммирования, распределитель

9 импульсов, регистры 10, 1? и 14 памяти, блок постоянной памяти (БПП) 11, коммутатор 13, ЦАП 15 и фильтр нижних частот (ФНЧ) 16. Синтез отсчетов фазы производится в последовательно соединенных накопителях 5 и 6 фазы, работающих с тактовой частотой, в и раз меньше частоты генератора 1.

Выходной сигнал накопителя 5 фазы— код текущей фазы А синтезируемого колебания, дискретно меняющейся с шагом

Изобретение относится к радиотехнике и может быть использовано в технике связи, в радиолокационных и измерительных системах для Формирования частот. 25

Цель изобретения — расширение диапазона синтезируемых частот.

На чертеже изображена структурная электрическая схема цифрового синтезатора частот.

Цифровой синтезатор частот содержит генератор 1 тактовых импульсов (ГТИ), делитель 2 частоты, блок 3 Формирования кода частоты„ Формирователь

4 управляющего кода, первый 5 и второй 6 накопители фазы, умножитель 7

E йодов, блок 8 суммирования, распреI делитель 9 импульсов, второй регистр

10 памяти, блок 11 постоянной памяти, третий регистр 12 памяти, коммута.;ор

13, первый регистр 14 памяти, цифроаналоговый преобразователь (ЦАП) 15 и фильтр 16 нижних частот, Цифровой синтезатор частот работает следующим образом.

С блока 3 двоичный код числа ш> определяющий выходную частоту f

f . m/2 где m — принимает значеttN NN ния от 1 до 2; f „, — эталонная частота ГТИ 1), поступает на вход формирователя 4 и вход умножителя кодов 7. В формирователе 4 производится умножение исходного кода ча."тоты тп на число и при этом и как правило выбирается кратным модулю

2 (n = 2, 4 S,...), В умножителе кодов 7 формируются коды чисел ш, 2m, 3m,..., (n — 1)m. Кодьt этих чисел формируются на основе типовых схем

h А = m п. Умножитель 7 кодов Форми — рует коды m. 2m, 3m. .. (n — 1)m, а в блоке 8 суммирования происходит сложение кода текущей фазы А с выходными кодами умножителя 7 кодов, БПП

11 состоит из п блоков памяти, выходы которых через коммутатор 13 подаются на вход ЦАП 15. Регистры 10 и 12 служат для выравнивания задержек. Коммутатор 13 управляется выходным кодом распределителя 9 импульсов. Быстродействие определяется ЦАП 15, регистром 14 и коммутатором 13. 1 ил. умножения, или же с использованием дополнительных сумматоров. Так коды

2m, 4m, 8m, ... получаются простым сдвигом исходного кода m на 1, 2, 3,... разряда вверх, а коды 3m, 5тп, 6m, 7ш,... получают суммированием (2ы+ m) (4m+ m), (4m+ 2m) (8m+ m) на нескольких дополнительных сумматорах, (на чертеже не показаны).

Код старших разрядов числа mп с первого выхода формирователя 4 подается на информационный вход первого накопителя Фазы 5, код младших разрядов — на информационный вход второго накопителя Фазы. Первый и второй накопители 5 и 6 фазы работают с тактовой частотой, в и раз меньшей эталонной (f„ = f.г„т„л n), снимаемой с делителя 2 на и. Сигнал переноса с выхода второго накопителя Фазы 6, привязанный к тактовой частоте f, подается на вход. переноса первого накопителя 5 фазы.

Таким образом, накопители 5 и 6

Фазы образуют единый накопитель с разрядностью Il. Разделение накопителя фазы на два позволяет сократить объем каждого из них, т.е. обеспечивает возможность работать с более высокой тактовой. частотой

Так как код числа,, определяющий частоту переполнения первого n;n опителя фазы 5, в и раз выше исходного

m и равен m n, а тактовая частота работы накопителя в п раз ниже эталонной и равна 1 „т,,/п, та средняя частота переполнения первого накопителя 5 фазы

1589366 гтрк /n

f. — m n

Bbll, CO

2 жек коммутатора 13. Так как смена информации на входах первого регистра

14 памяти производится и раз за период тактовой частоты f = f /n то часте. гтИ вы° тота синхронизации регистра 14 памя и т рав"а гги ° ов уеЦАП 15 цифровые отсчеты амплитуды синусоидального выходного колебания преобразует в амплитудные отсчеты одр нуса. Фильтр 16 служит для фильт рации первой гармоники выходного синте ируемого колебания.

r. г n i m

Формула изобретения

".е, равна заданной выходной часто

Поскольку код накопления в и раз ше исходного, то количество отсчет текущей фазы А на периоде синтезир мого колебания формируется также в и раз меньше, что может привести к значительному ухудшению спектра вых ного сигнала. Блок суммирования 8 служит для формирования промежуточных (n — 1) отсчетов кода текущей фазы

A +m A +2m A + (n — 1)m „а п 15 Из описания работы синтезатора вом такте работы накопителей 5 и 6 видно, что .наиболее быстродействую, 2Л + щими элементами являются ЦЛП 15, перА + (и — 1) 1 на второ такте и .д. вый регистр 14 памяти и коммУтатор

Для этor о в блоке 8 суммирования производится сложение кода текущей фазы

Л с выхода первого накопителя 5 фазы Предложенный синтезатор частот поэкод"..err m, 2ш...,. (n — 1)m, сформи- воляет в и раз расширить (увеличить) рованньгх в умножителе 7 кодов. диапазон синтезируемых частот при

В блоке постоянной 11 памяти про- сохранении, шага дискретизации по час25 изводится преобразование линейно ме- тоте. няющихся отсчетов кода фазы в отсчеты амплитуды синусоидального колебания

sinA, sгп(Л+ш), sin(Л+2гп),..., sin

Цифровой синтезатор частот содер9

Для выравнивания и устранения задер- жащий последовательно соединенные гежек в элементах блока 8 суммирования нератор тактовых импульсов, первый и блока 11 постоянной памяти служат регистр памяти, цифроаналоговый пререгистры памяти 10 и 12, на тактовые образователь и фильтр нижних частот, входы которых снимаются импульсы с пер- блок формирования кода частоты перР вого и второго выходов распределителя 35 вый накопитель фазы умножитель кодов

9 9

9 импульсов. Б распределителе 9 им- блок суммирования, блок постоянной ульсов из выходных сигналов делителя . памяти, второй регистр памяти, о т

2 с помощью схемы совпадения форми- л.и ч а ю шийся тем что с це9 Э руется импульсная последовательность лью расширения диапазона синтезируескважностью и с частотой повторения 4 мых частот, введены делитель частоты, f и /и, которая подается на распределитель импульсов, коммутатор, rr-разрядный сдвиговый регистр, такти- третий регистр памяти, второй накоруемый с частотой повторения f питель фазы и формирователь управляюСигналы, снимаемые с каждого разряда щего кода, первый и второй выходы корегистра, сдвинуты относительно друг 45 торого соединены с информационными друга на величину Qt = 1/f,, Номер входами соответственно первого и вто-. разряда регистра сдвига, соответствую- рого накопителей фазы, при этом выход щий первому и второму выходам, опре- . генератора тактовых импульсов соедиделяется задержками в соответствующих нен с тактовыми входами делителя часэлементах сиптезатора частот, Комму- 5С тоты и распределителя импульсов, вы-.. татор 13 последовательно и раз за ход делителя частоты соединен с такПериод тактовой частоты f = f /п гтд товыми входами первого и второго наподключает к выходной шине входные копителей фазы и входом блока формишины кодов sinA, sin(A+m), sin(A+2m), рования кода частоты, выход которого

s in ф+(и-1) гп), затем s in2A, 55 соединен с входами формирователя уп(2А+ и n(2A m,, sin(2A+?m) sin - равляющего кода и умножителя кодов, 2A+(n-1)m за второй период такто- выход второго накопителя фазы соедивой частоты и т,д ° Первый регистр 14 нен с входом переноса первого накопипамяти .служит для выравнивания задер- . теля фазы, выход первого накопителя

1589366

Составитель А.Мыиакин

Редактор Л.Пчолинская Техред Л.олийнык Корректор О.Ципле

Заказ 2546 Тираж 654 Подписное

ВНИИПИ Гасударственного комитета по изобретениям н открытиям при ГККТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно- издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 фазы и выходы умножителя кодов соединены с соответствукщими входами блока суммирования, выходы блока суммирования соединены с соответствующими:exo5 дами второго регистра памяти, выходы которого соединены с соответствующими входами блока постоянной памяти, выходы которого соединены с соответствующими входами третьего регистра памяти,10 тактовые входы второго и третьего регистров памяти соединены соответственно с первым и вторым выходами распределителя импульсов, выход которого соединен, с входом управления коммутатора, выход которого соединен с входом первого регистра памяти, разрядный выход делителя частоты соединен с входом распределителя импульсов, выходы третьего регистра памяти соединены с соответствующими входами коммута-. тора.