Ячейка однородной вычислительной среды

Ячейка однородной вычислительной среды

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в качестве базового элемента при построении однородных вычислительных сред. Целью изобретения является расширение функциональных возможностей за счет возможности динамической реконфигурации информационных потоков. Устройство содержит блок 1 управления вычислениями, двунаправленный коммутатор 2, входные мультиплексоры 3,4, триггер 5, арифметико-логический блок 6, мультиплексоры 7,8, блок 9 управления дополнительным каналом транзита, триггер 10, блок 11 модификации адреса, триггер 12, мультиплексор 13, демультиплексоры 14,15. Поставленная цель достигается введением новых элементов и связей. 6 ил.

СООЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕа1У6ЛИН (!9) (11) А1 (@5, С 06 Р 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A ВТОРСНОМ,К СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

IlO И306РЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР. (21) 4310481/24-24 (22) 29.09.87 (46) 23.09.90. Бюл. М 35 (72) Е.Г.Лещенко и В.В.Лавров (53) 681.32(088.8) (56) Авторское свидетельство СССР

Ф 69 1846, кл. G 06 F 7/00, 1979.

Бачериков Г.И. и др . Мультиконвейерные вычислительные структуры на однородных средах. — Львов: Издво ФИИ АН УССР, 1985, с. 72 (препринт

1021) . (54) ЯЧЕЙКА ОДНОРОДНОЙ ВЫЧИСЛИТЕЛЬНОЙ

СРЕДЫ (57) Изобретение относится к вычислительной технике и может быть использовано в качестве базового элемента при построении однородных вычисли-. тельных сред. Целью изобретения является расширение функциональных возможностей за счет возможности динамической реконфигурации информационных потоков. Устройство содержит блок I управления вычислениями, двунаправленный коммутатор 2, входные мультиплексоры 3 и 4, триггер 5, арифмети-. ка-логический блок 6, мультиплексоры

7 и 8, блок 9 управления дополнительным каналом транзита, триггер 10, блок 11 модификации адреса, триггер

-12, мультиплексор 13, демультиплексоры 14 и 15. Поставленная цель достигается введением новых элементов и связей. 6 ил.

1594519

Изобретение относится к вычислительной технике и может быть использовано в качестве базового элемента

При построении однородных вычисли"тельных сред.

Целью изобретения является расширение функциональных возможностей за счет воэможности динамической реконфигурации информационных потоков.

На фиг. 1 приведена структурная схема предлагаемой ячейки; на фиг.2— функциональная схема двунаправленного коммутатора на фиг: 3 — функциоНальная схема блока модификации адре- 15 ,а на фиг. 4 — функциональная схема

6лока управления дополнительным ка. налом транзита, на фиг. 5 — функциоцальная схема блока управления вычислениями; на фиг. 6 — то же, вариант.

Предлагаемая ячейка содержит блок

I управления вычислениями, двунаправленный коммутатор 2, входные мультиплексоры 3 и 4, триггер 5> арифметико-логический блок 6, мультип- 25 лексоры 7 и 8, блок 9 управления . дополнительным каналом транзита, триггер 10, блок 11 модификации адреса, триггер 12, мультиплексор 13, демультиплексоры 14 и 15, связи 1630 между элементами ячейки, информа— ционные входы-выходы 31-34 ячейки, . связи 35-52 между элементами ячейки„ элементы И 53-56, элементы НЕ 57-60„ элементы И 61-64 с трехстабильным выходом, элементы IIJIH 65-68, элемен- 35 ты И 69-76, элементы НЕ 77-80, счетчик 81, элемент ИЛИ 82, схемы 83-86 сравнения, элементы И 87 и ИЛИ 88, . элемент 89 задержки, элементы И 90, ИЛИ 9 1, И 92, HE 93, И 94 и ИЛИ-НЕ 40

95, триггер 96, элементы И 97 и 98, ЙЛИ 99 и HE 100, триггер 101 узлы

i 02-106 блока управления вычислениями, элементы И 107 и ИЛИ 108, элементы И-НЕ 109 и 110, элементы НЕ 111 и ИЛИ 112, триггер 113, элементы ИНЕ 114 и 115, элементы НЕ 116 и ИЛИ

117, триггер 118, элемент ИЛИ 119, элементы И-НЕ 120-122, элементы НЕ

123 и ИЛИ 124, триггер 1?5, элементы 50

И-НЕ 126 и НЕ 127, триггер 128, мультиплексор 129, дешифратор 130 кода операций, элементы И-НЕ 131 и 132, элементы НЕ 133 и ИЛИ 134, триггер

135, элементы И-НЕ 136 и 137, элемен- 55 ты НЕ 138 и ИЛИ 139, триггер 140, элемент И 14 1, элементы ИЛИ 142 и

143, элементы И 144, II-HE 145 и НЕ

146, триггер 147, узлы 148-151 и 152158 блока управления вычислениями, причем структура узлов 148-150 идентична структуре узла 151, а структура узлов 102-106 — структуре узла

152.

Ячейка работает по двум режимам: режим программирования и режим обработки информации.

В режиме программирования ячейка настраивается на выполнение требуемых функций.

В режиме обработки информации ячейка функционирует следующим образом.

Ячейка способна принимать данные с двух из четырех информационных входов-выходов 31-34, обрабатывать их в блоке 6 и передавать результат на один из двух оставшихся незадействованных входов-выходов. Адреса входа первого и второго операндов задаются соответственно узлами 105, 106 и

155, 156 блока 1. Адрес выхода результата определяется узлами 157 и

158 блока 1.

При необходимости (в зависимости от состояния узла 104 в блоке 1) возможна дополнительная задержка результата блока 6 на один такт с помощью. триггера 12 и мультиплексора 13. Одновременно с операциями блока 6 осуществляется транзит с входа, адрес которого определяется узлами 105 и

106 блока 1 на выход, адрес которого определяется узлами 153 и 154 блока 1.

Однобитовый блок 6 предназначен для выполнения операций последовательного сложения с накоплением переноса, логического умножения (с инверсией и без), логического сложения, сложения по модулю два, запоминания "1" (блок 6 работает как D-триггер). Все операции блока 6 имеют задержку при.реализации функций в один такт (за исключением операции "Запоминание "1", которая имеет внутреннюю задержку два такта. Кроме указанных операций ячейка может выполнять следующие операции: "Расширенный транзит", "Дополнительный транзит", "Генерация константы", "Генерация макроконстанты".

Операция "Генерация константы" производится при признаке задержки равном "0", а операция нГенерация макроконстанты" — при признаке задержки, равном "1". Для выполнения дан4519

40

50 соров,с первого по четвертый выходы

55 первого и второго демультиплексоров

5 159 йых операций задействованы узлы 155158 и 14В-151 блока 1. Операция "До- полнительный транзит" аналогична по смыслу операции "Генерация макроконстанты". При выполнении данной операции с помощью блока 9 и с ис- пользованием узлов 155-158 блока 1 обеспечивается реализация задержки сигнала на шесть тактов. Операция

"Расширенный транзит" возможна при признаке задержки, равном "0", и достигается пересылкой данных с входа, выбранного мультиплексором 3, на выход, выбранныи мультиплексором

15, а также с входа, выбраного мультиплексором 4, на выход„ выбранный мультиплексором 14.

Блок 11 позволяет в режиме обра- ботки информации изменять направление выдачи информации из ячейки. При этом, если содержимое узлов 148-151 . блока 1 не равно нулю хотя бы в одном разряде, ячейка выдает результаты операции блока 6 в течение такта на выход, указанный узлами 157 и

158 блока 1, и в течение М тактов (М задается в двоичном коде узлами

148-151 блока 1) на выход, указанный узлами 153 и .154 блока 1. Информация, передаваемая транзитом, выдается по чередующимся адресам, задаваемым узлами 153, 154 и 157, 158 блока

Модификация адресов возможна при выполнении операций "Сложение", "Логическое умножение", "Логическое умножение с инверсией",. "Сложение по модулю 2", "Запоминание "1" и "Расширенный транзит".

При коде операции "Нет операции" и ненулевом коде в узлах 148-151 ячейка функционирует в режиме "Транзит с модификацией адреса". Данная операция предусматривает передачу ,информации с входа; указанного в уз лах 105 и 106, на выходы, указанные, в узлах 153, 154 и 157, 158, следующим образом:М тактов на выход по адресу, указываемому узлами 153 и 154, и М тактов по адресу, указываемому узламн 157 и 158.

При операциях "Генерация константы", "Генерация микроконстанты" и

"Дополнительный транзит", а также при нулевом коде в узлах 148-151 работа блока модификации адреса блокируется.

Формула изобретения

Ячейка однородной вычислительной среды, содержащая блок управления вычислениями, три мультиплексора, три триггера, два демультплексора, два входных мультиплексора, арифметикологический блок, причем выход первого входного мультиплексора соединен с первым информационным входом арифметико-логического блока, второй вход которого соединен с первым информационным входом первого мультиплексора и подключен к выходу второго входного мультиплексора, выход арифметико-логического блока подключен к вто- . рому информационному входу первого мультиплексора, выход которого соединен с входом первого триггера, выход которого подключен к входу второго триггера и к первому информационному входу второго мультиплексора, второй информационный вход которого подключен к выходу второго триггера, выход второго мультиплексора подключен к информационному входу первого демультиплексора, выход кода операции блока управления вычислениями соединен с управляющим входом арифметико-логического блока, вход ввода программы и выход вывода программы блока управления вычислениями подключены соот30 ветственно к входу ввода программы и к выходу вывода программы ячейки, управляющие входы первого и второго входных мультиплексоров, первого и второго демультиплексоров и вторбго мультиплексора соединены с соответствующими выходами блока управления вычислениями, отличающаяся тем, что,. с целью расширения функциональных возможностей за счет динамической реконфигурации информационных потоков, в нее введены двунаправленный коммутатор, блок модификации адреса и блок управления дополнительным каналом транзита, причем информационные входы-выходы ячейки с первого по четвертый подключены соответственно к информационным входамвыходам с первого по четвертый двунаправленного коммутатора, выходы которого с первого по четвертый подключены соответственно к информационным входам с:первого по четвертый а первого и второго входных мультиплекподключены соответственно с первого по четвертый информационным входам двунаправленного коммутатора, управляющие входы которого соединены с

15945t9 соответствующими выходами блока управления вычислениями, выходы кода операции, стробирования кода операции, када модифицируемого адреса блока управления вычислениями, выход блоки5 ровки модификации адреса блока управления дополнительным каналом транзита и вход тактовых импульсов ячейки подключены к соответствующим входам блока модификации адреса, выход которого подключен к входу признака модификации адреса блока управления вы1 числениями, выход первого мультиплек1 сора входа подключен к информационному входу блока управления вычисленйями и к информационному входу тре.тьего триггера, выход которого под1 кл очен к первому информационному входу третьего мультиплексора, выход щ которого подключен к первому информационному входу блока управления дополнительным каналом транзита, второй информационный вход, вход признака введения задержки и выходы управ- 25 ления длительностью задержки передаваемой информации, управления направлением передачи информации, управления выбором источника информации, индикации введения задержки которого подключены соответственно к младшему разряду выхода кода операции и к выходу признака введения задержки блока управления вычислениями, к управляющему входу второго мультиплексора, информационному входу второго демультиплексора, управляющему входу первого мультиплексора, входу признака введения задержки блока управления вычислениями, управляющий и второй информационный входы третьего мультиплексора подключены соответственно к выходам стробирования кода операции и младшему разряду выхода вывода программы блока управления вычислениями, вход тактовых импульсов и вход управления вводом программы ячейки подключены соответственно к синхровходу и входу признака режима ввода программы блока управления вычислениями.

1594519 7 7Б

1594519 мя sz

Составитель М.Силин

Техред М.Ходанич Корректор М.Кучерявая

Редактор И.Дербак

Заказ 2829 Тираж 563 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101