Устройство для определения количества единиц в двоичном коде

Устройство для определения количества единиц в двоичном коде

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано для контроля цифровой техники. Цель изобретения - упрощение устройства и повышения его быстродействия. Устройство содержит регистр 1, N Групп 2.1-2.N блоков 3 памяти. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

2.2

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4340549/24-24 (22) 29.10.87 (46) 23.09.90. Бюл. № 35 (72) А. К. Култыгин и Б. Е. Гласко (53) 68! .325.7 (088.8) (56) Авторское свидетельство СССР № 716041, кл. G 06 F 11/10, 1977.

Авторское свидетельство СССР № 964627, кл. G 06 F 11/10, 1981.

„„SU„„1594542 A 1 (51)5 G 06 F 1 10 Н 03 М 7 12

2 (54) УСТРОИСТВО ДЛЯ ОПРЕДЕЛЕНИЯ

КОЛИЧЕСТВА ЕДИНИЦ В ДВОИЧНОМ

КОДЕ (57) Изобретение относится к вычислительной технике и может быть использовано для контроля цифровой техники. Цель изобретения — упрощение устройства и повышение его быстродействия. Устройство содержит регистр 1, п групп 2.! — 2.л блоков

3 памяти. 1 ил.

1594542

Формула изобретения с.оста витель Б. Ходов

Редактор В. Петра ги Техред А. Кравчук Корректор Л. Пилиненко

Заказ 2830 Тираж 567 Подписное !

1!!1!и!(1!! Госуд !pc I веняого комитета lIo изобретениям и открытиям при ГК!!1 Г:ССР ! 3035, Москва. >К вЂ” 35, Рву инская наб., д 415 ! !роизводсзвенно-издательский комбинат «1!атент». г. Ужгород, ул. агар:на. (l

Изобретение относится к вычислительной технике и может быть использовано для контроля цифровой техники.

Целью изобретения является упрощение устройства и повышение его быстродействия.

На чертеже приведена функциональная схема устройства.

Устройство содержит регистр 1, п групп

2.1 — 2.и блоков 3 памяти. Позициями 4 — б обозначены соответственно информационный и первый и второй управляющие входы устройства, позицией 7 — выход устройства.

Каждый блок 3 памяти имеет m адрес1!ых входов и Х информационных выходов (m и А определяются конструктивным выполнением элементной базы). Число групп

2.1 — 2.и блоков 3 памяти определяется выражением где К вЂ” разрядность регистра 1.

Так, например, при К=-30 и при использовании в качестве блока 3 памяти микросхемы 556РТ4, у которой т=8 и 1=4, и= — 3.

Исходя из того, что число 30 не делится без остатка на 8, следует число 30 разделить на четыре примерно равных близких к 8 слаrpeMbIx: 8+7+8+7. При этом адресные входы двух микросхем 556РТ4 используются полностью, а в двух других сигнал на одном ив адресных входов должен быть постоянным (Не связанным с регистром 1 числа) и равным нулю.

Устройство работает следующим образом.

К-разрядное двоичное число с регистра 1 разбивается на части по 8+?+8+7 элементов, каждый из которых поступает на адреснЬге входы блоков 3 памяти, входящих в группу 2.1., В блоках 3 памяти, входящих в группу 2.1, хранится информация по каждому адресу, соответствующая весу 8(7)разрядного двоичного числа, поступающего на соответствующие адресные входы. П ри этом из каждого блока 3 памяти в этой

1 группе 2.1 считывается 4-разрядная информация (4 разряда соответствуют максимально возможному весу, равному 8). Эта информация поступает на адресные входы второй группы 2.2. блоков 3 памяти, из которых также считывается 4-разрядная информация.

В каждом блоке 3 памяти этой группы хранится информация о весе 5-разрядного адресного слова.

Из каждого блока 3 памяти этой группы считанная информация (4-разрядная) поступает на адресные входы блока 3 памяти третьей группы 2.3, в которой хранится информация о весе всего К-разрядного двоичного числа. При подаче на второй

15. управляющий вход б разрешающего импульса происходит считывание информации

5-разрядным кодом (5 разрядов соответствуют максимальному весу, равному 30).

При этом на управляющий вход 5 может быть подан постоянный потенциал, разрешающий

-0 считывание информации из блоков 3 памяти групп 2.1 и 2.2. Информация, считываемая с блока 3 памяти группы 2.3, поступает на в ых од 7 устройств а.

Устройство для определения количества единиц в двоичном коде, содержащее регистр, входы которого являются информационным входом устройства, отличающееся

3О тем, что, с целью упрощения устройства и повышения его быстродействия, в устройство введено п групп (n= — 1, Л ) блоков памяти, выходы разрядов регистра соединены с соответствующими входами блоков памяти первой группы, выходы блоков памяти первой— (n — 1)-й групп подключены к соответствующим входам блоков памяти соответственно второй — и-й групп, управляющие входы блоков памяти первой — (n — 1)-й групп объединены и являются первым управляющим входом устройства, управляющий вход блока памяти и-группы является вторым управляющим входом устройств а, в ыход блока памяти и-й группы — выходом устройства.