Устройство для ввода в микроэвм дискретных сигналов

Устройство для ввода в микроэвм дискретных сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике. Целью изобретения является повышение быстродействия устройства путем введения дисциплины столбцового маскирования дискретных сигналов битового интерфейса. Для этого в устройство, содержащее дешифратор, шинный формирователь, три элемента И, группу элементов И, два элемента ИЛИ, первую группу элементов И, группу элементов И-НЕ, первый счетчик, оперативную память и триггер, введены второй счетчик, группа счетчиков, третий элемент ИЛИ, регистр сдвига, два элемента задержки, группа схем сравнения и вторая группа элементов И. Вначале производится настройка путем записи информации последовательным кодом в регистр сдвига, а из него параллельным кодом в оперативную память. Адресация оперативной памяти осуществляется первым счетчиком. Дискретный сигнал битового интерфейса поступает на информационные входы всех элементов И-НЕ группы и элементов И первой группы. При совпадении или непротиворечивости входного сигнала с содержимым интервальной таблицы истинности вычисляемой булевой функции в данном столбце происходит изменение соответствующих счетчиков группы. Количество тактов (столбцов) подсчитывается вторым счетчиком. Сигналы с выхода второго элемента задержки вызывают прерывание микроЭВМ, которая вводит сигнал с выхода третьего элемента ИЛИ. Если в течении всех циклов прерывания, количество которых равно разрядности обрабатываемой кодограммы, на выходе третьего элемента ИЛИ считывается логическая единица, то вычисляемая булева функция равна 1. Если на каком-то такте на выходе третьего элемента ИЛИ зафиксирован логический ноль, то дальнейшие прерывания запрещаются и вычисляемая функция считается также равной нулю. 4 ил., 2 табл.

СОЮЗ СОВЕТСНИХ

СОРИА ЛИСТ ИЧЕСНИХ

РЕСПУБЛИК

„„SU„„1594554

А1 (51)5 С 06 F 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 46071 45/24-24 (22) 17.11. 88 (46) 23.09.90. Вюл. - 35 (72) С.Ф.Тюрин (53) 681.326(088.8) (56) Авторское свидетельство СССР

11 1314345, кл. G 06 F 13/00, 1987.

Авторское свидетельство СССР

II 1493159, кл. G 06 Р 13/00, 1987.

1 (54) УСТРОЙСТВО ДЛ ВВОДА В МИКРОЭВМ

ДИСКРЕТНЫХ СИГНАЛОВ (57) Изобретение относится к вычислительной технике. Целью изобретения является повышение быстродействия устройства путем введения дисциплины столбцового маскирования дискретных сигналов битового интерфейса.

Для этого в устройство, содержащее дешифратор, шинный формирователь, три элемента И, группу элементов И, два элемента ИЛИ, первую группу элементов И, группу элементов И-НЕ, первый счетчик, оперативную память и триггер, введены второй счетчик, группа счетчиков, третий элемент ИЛИ» регистр сдвига, два элемента задержки, группа схем сравнения и вторая группа элементов И. Вначале производится настройка путем записи информаИзобретение относится к вычислительной технике, в частности к устрой- . ствам сопряжения, и может быть испо1тьзовано для программно-аппаратного . вычисления булевых функций от после довательно принимаемых дискретных сигналов.

2 ции последовательным кодом в регистр сдвига, а из него параллельным кодом в оперативную память. Адресация оперативной памяти осуществляется первым счетчиком. Дискретный сигнал битового интерфейса поступает на информационные входы всех элементов И-НЕ группы и эбементов И первой группы.

При совпадении нли непротиворечивости входного сигнала с содержимым интервальной таблицы истинности вычисляемой булевой функции в данном столбце происходит изменение соответствующих счетчиков группы. Количество тактов (столбцов) подсчитывается вторым счетчиком. Сигналы с выхода второго элемента задержки вызывают прерывание микроЭВМ, которая вводит сигнал с выхода третьего элемента ИЛИ. Если в течение всех циклов прерывания, количество которых равно разрядности обрабатываемой кодограммы, на выходе третьего элемента ИЛИ считывается логическая единица, то вычисляемая булева функция равна 1. Если на каком-то такте на выходе третьего элемента ИЛИ зафиксирован логический ноль, то дальнейшие прерывания запре-. щаются и вычисляемая функция считается также равной нулю. 4 ил., 2 табл.

Целью изобретения является повышение быстродействия устройства.

На фиг.1 представлена блок-схема устройства; на фиг.2 — временная диаграмма работы устройства в режиме настройки оперативной памяти; на фиг.3 — временная диаграмма рабо1594554 ты устройства н режиме настройки группы элементов И; HG фиг 4 — нре-! менная диаграмма работы устройстна в режиме реализации дисциплины столбцового маскирования дискретных сигналов битового интерфейса.

Устройство содержит дешифратор 1, шинный формирователь 2, элементы

И 3-5, элементы И 6 группы, элементы ИЛИ 7-9, элементы И 10.группы, элементы И-НЕ 11, оперативную память 1 2, триггер 13, счетчики 1 4 и

15, счетчики 16 группы, регистр

17, элементы 18 и 19 задержки, схемы 20 сравнения, управляющий вход

21 выборки дешифратора, адресные входы 22 и 23, входы/выходы 24 и 25 данных, тактовый вход 26, информационный вход 27, синхрониэирующие входы 28 и 29 вывода и ввода, выход

30 прерывания.

Дешифратор 1 предназначен для дешифрации адреса, причем логика его работы описывается таблицей истиннос- 25 ти (табл.l).

Шинный формирователь 2 предназначен для усиления по мощности сигналов на входах/выходах 24 и 25 устройства при активизации его первого входа 30 разрешения (входа выборки), а также для перевода своих входов/выходов в высокоимпедансное состояние в противном случае.

Режим работы шинного формирователя

2 определяется уровнем сигнала на его втором входе разрешения. Если:.; этот вход активирован (и соответственно активирован первый вход), то шинный формирователь 2 подключен в режиме Чтение — режиме ввода ини И

40 формации со своего входа на входы/выходы 24. Если же второй вход разрешения неактивирован, то шинный формиронатель 2 подключен в режиме "Запись — режиме вывода информации с и

45 входов/выходов, например, входа/выхода 25. Таким образам„нторой вход разрешения является входом направления передачи.

Элемент И 3 предназначен для фор50 мирования управляющего сигнала сдвига дпя регистра 17 в том случае, если активируется первый выход дешифратора 1 при активировании входа 28.

Элемент И 4 предназначен для формирования сигнала записи в оперативную память 12 и инкремента счетчика

14 в том случае, если активируется второй выход дешифратора l.при активировании входа 28.

Элемент И 5 предназначен для формирования сигнала сброса счетчиков

14-16.

Группа элементов И 6 предназначена для управления счетными входами счетчиков 16, если имеется тактовый сигнал с выхода элемента 18 задержки, с соответствующих разрядон части информационных выходов регистра 17 поступают логические единицы и с выходов соответствующих пар элементов

И 10 и И-НЕ 11.

Элемент ИЛИ 8 предназначен дпя управления счетным входом счетчика

14 либо тактовыми импульсами .с выхода элемента 19 задержки, либо сигналами с выхода элемента И 4.

Элемент ИЛИ 9 предназначен для формирования значения вычисляемой буленой функции и передачи его на вход шинного формирователя 2. Если по окон- . чании вычислений (по последнему тактовому импульсу на входе 26) на выходе хотя бы одной из czeM 20 сравнения установлена логическая единица, то значение булевой функции равно единице. Если же на каком-то такте на выходе всех схем 20 сравнения устанавливаются логические нули, то на выходе элемента ИЛИ 9 также устанавливается "0" — значение функции равно "0" и дальнейшие вычисления не нужны.

Элементы И 10 имеют три состояния на выходе без инверсии и предназначены для идентификации прямых значений переменных в каждом столбце интервальной таблицы истинности булевой функции, где количество столбцов соответствует разрядности входного сигнала, а количество строк — количеству конъюнкций, При этом каждый выход памяти 12 активизирует выход одного из элементов 10. В противном случае выходы элементов И 10 находятся в высокоимпедансном состоянии и не влияют на работу элементов 11.

Элементы И-НЕ !1 имеют состояния на выходе и предназначены для идентификации инверсных значений переменных в каждом столбце интервальной таблицы истинности. При этом выходы памяти 12 активизируют выходы элементов 11. В противном случае, выходы элементов И 11 находятся в высокоимпедансном состоянии и не влия5 159 ют на раб ту соответствующих элементов И 10.

Оперативная память 12 предназначена для записи, хранения и выдачи кодов настройки элементов И 10 и

И-НЕ ll .

Триггер 13 предназначен для управления элементами И 10 и И-НЕ 11 т.е. для блокирования их выходов во избежание конфликтных ситуаций на их выходах после включения питания, когда информация в оперативной памяти

12 не определена. При включении пйтания триггер 13 обнуляется по цепям, не указанным на фиг.l, при этом выходы всех элементов И 10 и И-НЕ 11 находятся в высокоимпедансном состоянии. Триггер 13 устанавливается при активировании выхода 1.3 дешифратора

1, а также может обнуляться при активировании выхода 1 ° 4 дешифратора 1.

Счетчик 14 предназначен для адресации оперативной памяти 12 при sanucu либо при считывании информации сигналами с выхода элемента ИЛИ 8.

Счетчик 15 предназначен для управления схемами 20 сравнения, причем изменение состояния счетчика

15 происходит по переднему фронту тактового сигнала на входе 26, т.е. счетчик 15 является счетчиком столбцов интервальной таблицы истинности исследуемой булевой функции.

Счетчик 16 предназначены для подсчета совпадений входного бита информации с элементами столбцов

О! — — (" —" — тильда, бе зразличное состояние входного сигнала),, ! l 4!-!! — !1

В случае таких совпадений по всем столбцам количество единиц в соответствующем счетчике 16 записано столько же, сколько в счетчике

15. Изменение состояния счетчиков

16 происходит по сигналам с выходов соответствующих элементов И 6.

Регистр 17 предназначен для приема при сдвиге вправо информации настройки устройства, хранения и выдачи ее на входы данных оперативной памяти 12, выдачи старших разрядов на входы элементов И 6.

Элемент 18 задержки предназначен для задержки тактового сигнала с входа 26 для формирования строба элементов И 6.после завершения переходных процессов в элементах И 10 и

4554 6

И-ИЕ ll, обу;.ловленных обработкой входного бита с входа 27.

Элемент 1 9 задержки предназначен

S для формирования запроса прерывания микроЭВМ на выходе 30, а также для управления элементом ИЛИ 8 после того, как закончатся переходные процессы по обработке очередного бита информации и установится сигнал на выходе элемента ИЛИ 9.

Схемы 20 сравнения предназначены для сравнения информации на выходах

15 соответствующих счетчиков 16 и выходе счетчика 15. На выходах схем 20 сравнения возникают сигналы логической единицы в случае сравнения этой. информации.

20 Если в течение всех и тактов на выходе соответствующей схемы 20 сравнения формируется сигнал логической единицы, исключая периоды изменения состояния одноименного счетчика 16

25 после того, как вначале изменяется состояние счетчика 15, то значение булевой функции по данной конъюнкции равно

Управляющий вход выборки дешифратора 21 предназначен для подключения выхода строба адреса внешней мик ро 3В1

Входы 22 и 23 адреса предназначены для подключения двух разрядов

35 шины адреса внешней микроЭВМ.

Входы/выходы 24 и 25 данных предназначены для подключения двух разрядов шины данных внешней микроЭВМ.

Тактовый вход 26 предназначен

40 для подключения тактового сигнала, сопровождающего передаваемый по входу 27 бит информации.

Информационный вход 27 предназначен для подключения информационного

45 сигнала — бита информации, передаваемого последовательным кодом.

Вход 28 "Запись" предназначен для подключения выхода сигнала вывода внешней микроЭВМ.

Вход 29 "Чтение" предназначен для подключения выхода сигнала ввода внешней микроЭВМ.

Устройство работает следующим образом.

После подачи питания триггер 13 и счетчик 14 устанавливаются в нулевое состояние. Нулевым сигналом на выходе триггера 13 выходы всех эле1594554 ментов И 10 и элементов И-НЕ ll переведены в высокоимпедансное состоя- . ние во избежание конфликтов на выходах одноименных пар, так как информация на выходах оперативной памяти

12 еще не определена.

МикроЭВМ обращается к дешифратору

21 как к порту вывода с фиксированным адресом. Активируются входы 28 (" Запись" ) и 21, вследствие чего активируется выход элемента ИЛИ 7 и первый выход дешифратора 1, включая шинный формирователь 2, в режим записи, Бит данных, например, с

15 входа/выхода 25 поступает на информационный вход регистра 17; Передним фронтом импульса на выходе элемента И 3 информация записывается в регистр 17 (фиг ° 1 и 2) в младший разряд. В дальнейшем при очередных обращениях микроЭВМ в режиме записи в регистр 17 записывается 2L бит инфор-I мации (L — максимальная длина обрабатываемых интервальных таблиц бу- 25 левых функций) со сдвигом вправо.

Проведя 2L циклов записи в регистр

17, микроЭВМ обращается к устройству в режиме "Запись", причем сочетание адресных сигналов на входах 22 и 23 таково, что активируется второй выход дешифратора 1, поэтому активируется выход элемента И 4, в оперативную память 12 записывается первое слово информации из регистра 17. Задним фронтом импульса записи на выходе элемента И 4 через элемент ИЛИ 8 увеличивается содержимое счетчика 14, который адресует очередную, первую (после нулевой) ячейку оперативной 4р памяти 12. В дальнейшем аналогично вышеописанному в оперативную память

12 записывается и слов (где n разрядность булевой функции информации после записи в регистр 17 соответ-45 ствующих 2L бит информации). В.заключение после записи в и ячеек оперативной памяти 12 информационных слов, в регистр 17 (фиг.1 и 3) записывается еще одно слово, разрядностью 5р

L дпя управления элементами И 6, на часть которых подаются нули в том случае, если длина обрабатываемой таблицы истинности булевой функции меньше максимальной: в противном случае на все элементы И 6 подаются единицы.

Затем микроЭВМ обращается к усгройству в режиме ввода из него (Чтение" ). При этом активируются входы 21 и 29, а сочетание адресных сигналов на входах 22 и 23 такового, что активируется второй выход дешифратора 1, Поэтому активируется выход элемента И 5, в результате чего обнуляются счетчики 14-16. Теперь счетчик 14 адресует нулевую ячейку оперативной памяти !2, в которой записана информация, кодирующая первый столбец таблицы истинности реализуе-. мой булевой функции. Далее микроЭВМ обращается к устройству в режиме !! !!

Запись, при этом активируется третий выход дешифратора I и устанавливается триггер 13, снимающий блокировку с элементов И 10, И-НЕ.II.

Для актнвирования третьего выхода дешифратора 1 микроЭВМ может также обращаться к устройству в режиме !! !!

Чтение, в любом случае имеет значение лишь соответствующие сигналы на входах 22 и 23, причем при возбуждении выходов дешифратора 1 шинный формирователь 2 отключен от входов/выходов 24 и 25.

Таким образом, устройство готово к работе. В оперативную память 12 записана информация, кодирующая и столбцов реализуемой интервальной таблицы истинности. Смысл этой информации следующий: если в столбце таблицы истинности в k-й позиции имеется "О", то k-я пара элементов И 10, И-НЕ ll коммутирует на выход инверсное значение сигнала на входе 27, если имеется "1", то сигнал на входе 27 коммутируется на выход в прямом значении. Если в данной позиции имеется ("тильда"), то выходы обоих элементов И )О,. И-HE II находятся в высокоимпедансном состоянии, что воспринимается соответствующим элементом

И 6 как в ТТЛ-логике — логической

"1". Счетчики 14 и 15, группа счетчиков 16 обнулены. Триггер 13 установлен.

Режим реализации дисциплино-столбцовol о маскирования.

В этом режиме на информационный вход 27 последовательно поступают биты информации, сопровождаемые тактовыми сигналами по входу 26 (фиг.l, 4). При этом по переднему фронту тактового сигнала изменяется состояние счетчика 15 подсчитывающего такты, или что то же самое, количество анализируемых столбцов интервальной

1594554

20 таблицы истинности булевой функции.

На выходах пар элементов И 10, И-НЕ 11 устанавливаются единицы, если соответствующая позиция столбца таблицы истинности соответствует входному

5 биту; при несоответствии устанавливается ноль. Эта информация поступает на соответствующие входы элементов

И 6, причем они воспринимают выходы пар неиспользуемых элементов И, И-НЕ 10, 11, а также выходы пар элементов в позициях, соответствующих ("тильда") как в ТТЛ-логике— логической единицей. После этого тактовый импульс с выхода элемента

18 задержки стробирует элементы И 6, на выходах которых появляются сигналы логической единицы, если совпа дение в соответствующей позиции столбца произошло, либо в этой позиции записаны "-" ("тильда"). Если совпадения не произошло, или если данные разряди не используются, то на выходах соответствующих элемен- 25 тов И 6 устанавливаются логические нули. Поэтому в соответствующие активированным элементам И 6 счетчики

16 записываются единицы, .Выходные сигналы счетчиков 16 сравниваются с вы- 30 ходными сигналами счетчика 15. Выхо. ды схем 20 сравнения активируются в том случае, если в соответствующем разряде столбца таблицы истинности произошло совпадение с входной информацией, либо в соответствующем ,разряде стобца имеется "-" ("тнлвда")

Таким образом, в случае несовпадения хотя бы в:одном столбце, выход соответствующей схемы 20 сравнения 40 не возбудится, и наоборот, он возбудится только при совпадениях и/или "-" во всех и столбцах.

Очевидно, что если на каком-то такте не активирован выход ни одной 45 из схем сравнения, то в данном столбце нет совпадений и дальнейшеее вычисление функции теряет смысл — однозначно она будет равна "0".

Сигнал на выходе элемента 19 задержки формируется после завершения переходньж процессов по обработке первого столбца интервальной таблицы истинности первым битом информации и вызывает прерывание микроЭВМ по входу ЭО. Причем длительность сигнала прерывания (тактового импуль са и интервалов между ними) такова, что микроЭВМ успевает перейти на под программу прерывания и ввести сигнал с выхода элемента ИЛИ 9, Подсчет количества прерываний производится программно. Задним фронтом импульса на выходе элемента 19 задержки через элемент ИЛИ 8 изменяется состояние счетчика 14, МикроЭВМ обращается к устройству как к порту ввода с фиксированным адресом так, что активируется выход

1.1 дешифратора 1, а шинный формирователь 2, второй вход разрешения которого активируется входом 29, подключается в режиме чтения сигналов на выходе элемента ИЛИ 9 °

Следовательно, вычисляемая булева функция равна "1" в том случае, если в течение и тактов считывания информации из устройства по сигналам прерывания микроЭВМ зафиксирует и единицы на выходе элемента ИЛИ 9. При обнаружении первого нуля на выходе элемента ИЛИ 9 дальнейшее сканирование прекращается, прерывания запрещаются программными методами и функция считается равной нулю. МикроЭВМ может обнулять триггер 13 путем обращения к устройству, как было описано вьппе. Например, для контроля функционирования активируется четвертый выход дешифратора 1. Для обеспечения очередных вычислений аналогично вышеописанному обнуляются счетчики l4-16> снимается блокировка, т.е. устанавливается триггер 13.

В дальнейшем устройство работает аналогично, причем иницированне микроЭВМ на начало связи производится внешними по отношению устройства средствами, например некоторым устройством выделения маркера и конца передачи. Для обработки дискретной информации в соответствие с другой интервальной таблицей истинности производится перенастройка устройства аналогично вышеописанному.

Рассмотрим пример конкретного вычисления булевой функции от последовательно передаваемой информацние.

Пусть задана булева функции, интервальная таблица истинности которой представлена в табл.2..

Для кодирования первого столбца (Х ) в оперативную память 12 записывается слово 10 10 ОО 00 01. Аналогично записывается информация в следую- .

1594554

40 цие три ячейки. Допустим, передаваемая информация Х Х Х,Х 0011.

Тогда первый бит информации равен

1 и по первому такту изменяет состояние счетчиков 16.3-16.4 и 16.5 в пер5 вом цикле прерывания микроЭВМ введет

"1" с выхода элемента ИЛИ 9. На втором такте изменяет состояние счетчика 16.1 и 16.2. Однако, уже после второго такта, т.е. на втором пре ывании микроЭВМ, выясняется, что остояния ни одного из счетчиков

1, 6 не соответствуют состоянию счетчика

1,5, т, е, уже ясно, что функция равна "0

Таким образом, на втором цикле прерывания микроЭВМ вводит с выхода

Элемента ИЛИ 9 сигнал логического "0" и программно запрещает прерывание фо окончания передачи данных, которое определяется, как уже было QI оворено, внешними по .отношению к устройству техническими средствами. Булева функция "-0", и микроЭВМ в дальнейшем выполняют программу в соответст- 25 вии с этим результатом pо приема

Очередной посылки. Аналогично, ля сигнала 11 01 состояние счетчи-ков 16.1 и 16.5 после приема Х > равво состоянию счетчика 15, т.е. функ. — gp

Йия равна единице.

Ф о р м у л а изобретения

Устройство для ввода в микроЭВМ дискретных сигналов, содержащее шинный формирователь, группа ин- 35 формационных входов/выходов которого является входом уставок и информационным выходом устройства, дешифратор, группа информационных входов которого является группой адресных входов устройства, два элемента ИЛИ, трн элемента И, опера. — . тивную память, первую группу элемен— тов И, группу элементов И-НЕ и триггер, причем первый и второй входы первого элемента ИЛИ являются соответственно входами записи и чтения устройства и соединены соответственно с объединенными первыми входами первого и второго элементов И и с 50 первым входом третьего элемента И, вход задания направления передачи шинного формирователя соединен с входом чтения устройства, выход первого элемента ИЛИ соединен с синхровхо- 55 дом дешифратора, вход разрешения выборки которого является входом синхронизации адреса устройства, второй вход первого элемента И соединен с первым выходом дешифратора, вторым выходом подключенного к вторым входам второго и третьего элементов

И, первые входы элементов И первой группы и элементов И-НЕ группы соединены с группой выходов оперативной памяти, адресный вход которой подключен к выходу первого счетчика, соединенного счетным входом с выходом второго элемента ИЛИ, первый вход которого подключен к выходу второго элемента И и входу записи оперативной памяти, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, в него введены вторая группа элементов И, группа счетчиков, группа схем сравнения, регистр сдвига, второй счетчик, третий элемент ИЛИ и два элемента задержки, причем выход третьего элемента

ИЛИ соединен с информационным входом шинного формирователя, разрешающим входом соединенного с первым выходом дешифратора, а выходом — с информационным входом регистра сдвига, группа выходов которого подключена к группе информационных входов оперативной памяти и первым входам элементов И второй группы, вторые входы которых подключены к выходам элементов И первой группы и элементов И-НЕ группы, а выходы — к счетным входам счетчиков группы, выходами подключенных к первым информационным входам схем сравнения группы, выходы которых соединены с группой входой третьего элемента ИЛИ, а вторые входы — с выходом второго счетчика, счетный вход которого подключен к тактовому входу устройства и выходу первого элемента задержки, выходом соединенного с третьими входами элементов И второй группы и через второй элемент задержки с выходом прерывания устройства и вторым входом второго элемента ИЛИ, выход первого элемента И соединен с тактовым входом регистра сдвига, вы» ход третьего элемента И соединен с входами сброса первого и второго счетчиков и счетчиков группы, третий и четвертый выходы дешифратора подключены соответственно к установочному входу и входу сброса триггера, выходом соединенного с вторыми входами элементов И-Не группы и элементов И первой группы, третьи входы которых соединены с информационным входом устройства.

1594554

Т а б л и ц а 1

Выходы

23 1.1 1.2 1.3 1.4

Таблица 2

Хэ Х2 Х Х

Входы

2I ) 1

0 l

1 0

0 0

1 0

0 0 0

1 0 0

0 1 0

0 0 1

0 0 0

0

0

0 1

1594554

17

12

13

1.3

Редактор В.Бугренкова

Заказ 2831 Тираж 565 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101

17

17

72 ф

27

26

l6.2

1Ы

20.Z

19

Составитель В. Вертлиб

ТехРед 11.Дидык Корректор С Черни

Г"