Устройство для контроля блоков памяти
Иллюстрации
Показать всеРеферат
Изобретение относится к вычислительной технике и может быть использовано для функционального диагностирования запоминающих устройств (ЗУ) и, в частности, для контроля больших интегральных схем (БИС) ЗУ на этапе их изготовления и эксплуатации. Цель изобретения - повышение надежности устройства. Устройство содержит блок сравнения, счетчики адресов, строк и зон тест-программы, мультиплексоры, сумматоры, преобразователи кодов, сумматоры по модулю два, регистры, триггеры и генератор синхроимпульсов. Генерируемая устройством тест-программа при минимальной длине способна выявлять любые статические дефекты ЗУ (в частности БИС ЗУ), обусловленные взаимным влиянием ячеек в матрице запоминающих элементов, если число взаимно влияющих ячеек не превышает трех. 1 ил., 2 табл.
рц С 11 С 29/00
;! ! .I
1 н4 . . ... тих;, (<
ГССУДАРСТБЕННЬЙ НОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТБЫТИЯМ
ПРИ ГКНТ СССР
,21) 3832577/31 — 24 (22? 27 12.84 (46) 23.09.90. Бюл. К 35 (71) УльяновскиЙ палитехниче(кий институт (72) C.С.Паласин, Г.Г.Кастанд 1. И. Соснин, Б. B. Руденко, Г.A.Ïàäóнаев, В.Ф.Саксонов и В.С.Шевченко (53) 681.327 (088.8) (56) Авторское свидетельства СССР
1т 748303, кл. - R 31/26, 1979.
Авторское свидетельство СССР
11 955210, кл. G ll С 29/00, 1980. (54) УСТРОЙСТВО Д 1Я КОНТРОЛЯ БЛОКОВ
ПА1"!Я ТИ (57) Изобретение аTHосиTся к Bht÷èc литсльнай технике и может быть использовано для функцианальнога диагИзобретение относится к вычислительной технике и мажет быть использовано для функционального диагностировапия запоминающих устройств (ЗУ).
Цель изобретения — повышение надежности устройства.
На чертеже изображена структурная схема уст ройства для контроля блоков памяти.
Устройство в процессе работы подключается к блоку I контролируемой памяти.
Устройства содержит блок 2 сравнения, имеющий выход 3, генератор 4 синхроимпульсов, счетчик 5 адресов, ностированпя запоминающих устройств (ЗУ) и, в частности, для контроля больших интегральных схем (БИС) ÇÓ на этапе их изготовления и эксплуа— тации. Цель изобретения — повышение н;,лежнасти устройства. Устройство с держит блок сравнения, счетчики а ресав, строк и зон тест-программы, мультиплексоры, сумматоры, преоб— раза ;:"ели кодов, сумматоры па модулю два . регистры, триггеры и генератор синхраимпульсов. Генерируемая устройств эл1 тес;-программа при минимальнэй .",. :ине способна выявлять любые ст". ли,еские дефекты ЗУ (в частности БИС ЗУ), обусловленные взаимHhlM влиянием ячеек в матрице запсминаюших элементов, если число взаимно влияющих ячеек не превышает трех.
1 ил., 2 та бл. первый а, второй 7 и третий 8 мультиплексоры, первый -,ðèããåð 9, счетчик
10 строк тест-программы, счетчик 11 зон тест-программы, сумматор 12 па модулю два, второй триггер 13, первый 14, второй 15 и третий 16 сумматоры, первый 17 и второй 18 регистры, первый 19 и второй 20 преобразователи кодов, блок 21 сумматоров IIo модулю два, Блок 2 содержит блок 22 поразрядного сравнения, элемент И-ЧЕ 23 и третий триггер 24.
В табл. 1 приведена цифровая диаграмма работы устройства.
159 (610
Б правой част" табл . I дано значение снгHRJIR на вь(ходf) c>)>i fé2TÎp2 1 2 для каждого состояния ((четчика 5.
Состояния зтогс> счетчика определяя)т адрес ячейки памяти и даны в заго-ЛОВКЕ, Табл. 1 построена длн ЗУ о(5т>емом
16 четырехразрядных слов.
В табл. 2 приведена таблица ис-тинности преобразователей I9 и 20, В левой части табл .2 даны возможные состояния (зходных векторов, а в правой — соответствую((!не H((вь)ход (ые вектора. 15
В качестве преобразователей 19 и
20 используются запрограммированн.(е согласно данньм ..абл.2 посfoRHF(f(p эапоминаю(циеся устрой((тва.
Устройство работает следую(((им 20 образом.
ПОДаЧа HH=IKOI ПОТ(31(дна.I2 F31>(3f>((32(!T сброс счетчиков 5, 10 и 11, тригге— ров 9, 13 и . 34, приостановку работы генератора 4, прием в регистр 18 ко,.((1,25 равного логарифму )зт (испа д >н 1((ар-. маЦиО ннъlх вх)зд 0 В бл 0:- а 1 при еM В
påãèñòð I 7 кодB а чисс а адресных входов блока 1. Ily (ер= ция а, рвсн>fx
ВХОДОВ произВОЦится c!" 0 до а 1. (Д .(0 пи сОрОса на чер еже 1(2 иск(>зань, .
Далее IlpoH-)âOFFHTcH запись тестовых данных по всем аГ()>есаь (блока 1, после чего происходит чте:(!e инф(:рмации и сравнение ее с э талоном. .3255 тем по всем адресам Записываются протиВОпОложные (>ннв("iTHp()ваннь(е 1 тестовые „данные, котс зые также с -.ить(ваются и сравнивак)тся с з: 2-10HOм, Бид тестовых данна(к зависит зт состояния сче гчиков 11 и 10> ко->Орое остается стабильным иа пр 3 гя жеНИИ ОПИСаННОГО ЦИКЛ "r pабОТЫ. !>О ОКОН чании этого цикла содержимое счетчиков изменяется и работа устройс-.ва пов горяется., но уже с иныкг! тес говыми данными.
В любом цикле по каждому адресу блока 1 записываются индивидуальные значения данных, полная совокупность которых образует стрс ку тест-прсграммы. Номер 1((пары стр: к определяется значением счетчика 1I!. Б каждой паре первая строка содержит прямые, 2 вторая — инвертированные тестовь(е
55 данные.
Совокупность стро< образует зону тест-программы,, номе)p z (0TOp033 равен значению счетчика I1„ Счетчик 11 (. l0С0беи ((ЗМ .!Iя 1-, (Fl»Р С". ") . r! P е. î вхог(е модуля перерасче (, Счетчик 10 ii!>((eHF!c T, В() 3»0( ние внутри каждой зоны : 0 но>скольку !(Одулем перес ет:! с: т. )Е 2 0 1 В Л я p T С я» (!r (3 р Ж) МО . -! «- " " (: ка 11, Таf(HF>I ОПР220M держит и зон, где и = а - (з ., а 1(а«ж-дая )Зона состоит и(3 z Г. ар (: 00! ..!е
z — номер зоны. (1)уле(.ая 3» 12 яа— ляется исключением. В ней соде„;-:.Нг(В
Олна пара строк., при -;Вм (п = 0 ):, -- 0
0>>НОНРЕМЕН((0,! .
P2cсмотри раб»-у устр» )" т) а
rf,Cip>(I(p0 (32 fIf3)0 Н ул СF!0..! а 0 f! h! Pi! П;
ГP<1«(. (b(.
Кул)>>т HHлскс(00!1:> ) с. (ужаяим д.(:: («(зрм!(г)(>В ан(: >(к О! (ан),-I:-.:: а «(>- !) — ч "(i
Вf (()ира(= >! Оя а--!> p(">(). — «-;(- » )Ик
НО» vо (ьку:r f!!! >(2!! r> !) !): I ) Ð) т »
Р (,; P 3(3(i ИУ:((с >lt i »2 . У-,(-,- (!)ч; ь—
C»Р;1 6 "PHCVT(i r!>«)>" I!> .I(:>»)> ::I > ():31! ч а ()!). 1!! ко: ) ::.i.. i! ° ч а (11!
>«(0(,; . (3 О.) (>а (-,);.
;>НВ>.(Я(ВЦИй-, Н,, («)(,(;, )
1 О!! 1«1()1 (Н): TÈP(;, » (,,Р . 1)()
Н>, )(Е>> 01(;(> (. r!lir;! r, . )Р
1(ЕНИ: OT > Е: r f:а (»l!! " ..;! (()3 C ° . )!.*! Й(>) i, l H l .): : " ) .:, ;) > 3 . мять, С! г >п(з: с Н;-ьхо;i а .у. ра б по("-.. Лает -:акжс (га -.—.;,- (т з-1 пр (f !ая р;. б() т >. -((И»И И Р;!. «> (1!» )f : P),- 3..", "; » >)>
Сумма . ().(- ), ж)!м)з В i >r > т,: I> 8 с 13(!>(0 1;> «;.: „-,", (,);-,,", 1!ХОД КЧ«. )д («, Н ((p ЕС -) (()l Г .::=." : l »
0:чреде.(ян к(:(ич(с г)3:. 3.>(: с т--;,: ... р,(м>-(ь) „
У " (."(О>.
«
С T(30F(f!0 >! 3 (0!,(:P:3,>;! - . -;Н> О»
f((з«) чи»л > (): р(»!>ы..;>.;.. .((. .:.>
> ;Я L(H((C>3 >3;3 (! ; (! ТР P >,, > )! > 2
ЦИКЛ(1 Х Ра. ЗН»(ГЬ (. P!, !!«З ГЕ! (>Н(! Я „)1 (! «)
Выходс(х п(>е»Й;>(Iз»ва . F .((.и 9 и . !.):: р .">ируются ну IH пс B(ем разрн;((!> ного слова;табл.:, .
Куль r ип !(.ксорами 7 H 8 выбираетcii
НУЛЕВОЙ Раэ!ЗЯД СЧЕ. ЧИКа .. ir ЕГ О Значение передается на Вход суммат002
12. -Нулевой р2çðF(13, В процессе пересчета адресэв счет-;иком . изменяется наиболее час TÎ, 0;12 акc на Вь:х(ц:е сумматора 12 сохраняется поr TOHHHFI(. потенциал при люб»-: значении ;.Цреса. тот сигнал переда()тся на:зди)1 1>з
15946
10 сигнала. входов блока 21, на другой вход которого поступает нулевой потенциал с выхода триггера 9. На информационные входы блока 21 поступают нулевые векторы с выходов преобразователей
19 и 20, что ведет к записи нулей по всем адресам и по всем разрядам блока 1. После этого а-й разряд счетчика 5 устанавливается в единицу, и описанный цикл работы повторяется, но уже в режиме чтения. При этом прочитанная информация поступает с выхода блока 1 на один из входов блока 22, на другой вход которого поступают эталонные данные. В случае несовладения этих значений, хотя бы па одному информационному разряду, происходит срабатывание блока 22 и в момент спада сигнала генератора 4 этот факт фиксируется в триггер 24, что приводит к астапову рабаты устройства. Страбиравание сигнала несовпадения синхрасигналам необходима для исключения ложных срабатываний в ма- 25 мент изменения состояния счетчика 5, которое происходит па франту синхра10 6
2, табл. 1) . Следующий импульс с выхода триггера 9 переводит нл короткое время счетчик 10 в состояние 1, но тут же следует его сброс, поскольку на входе модуля пересчета присутствует единичный код. Сигнал переноса с вьгхоча счетчика 10 увеличивает содержимое счетчика 11, и устройство переходит к формированию второй зоны тест-программы (z=2) и так далее.
Нулевые данные сохраняются нл выходах преобразователей 19 и 20 до тех пор, пака содержимое счетчиков
10 и 11 не сравняется или не превысит содержимое регисrpa 17. Для ЗУ аб емом 16 четырехрлзрядных cëoв впервые это происходит в четвертой заве.
Содержимое счетчикл 11 и ре истра 17 сравнивается, и на выходе сумматора
16 появляется ну.?евой код. При этом нл выходе преобразователя 20 сформируется шлхматный кад, чта ведет к инвертированию ?!eMeT?!blx разрядов тестового слона.
Работа устройства продолжается до тех пср, пока состояние счетчиков 11 и 10 !!е станет равным и-1 и и-2 со
После того, как закончится цикл 30 чтения и сравнения по всем адресам, срабатывает триггер 9, а (а-й) разряд счетчика 5 вновь обращается в нуль. Цикл записи повторяется, Но уже с единичными данными, поскольку сигнал с выхода ",ðèããåðà 9, гсступая нл общий вход блока 21, инвертирует все разряды тестового слова. Таким образом формируются первые две строки табл. 1. 40
Па окончании цикла записи-чтения триггер 9 сигналам с мультиплексора 6 возвращается в нулевое состояние, задний фронт выходного сигнала триггера 9 воздействует на счетчик 10.
Сигнал с выхода переноса счетчика 10 поступает на счетный вход счетчика
11, что ведет к ега срабатыванию.
Следующие две строки тест-программы формируются устройcrsoM ?? z=1 H m=O 5п (графы 6, 7, табл.1). При этом мультиплексором 7 выбирается нулевой .разряд, а мультиплексорам 8 — первый разряд счетчика 5. Состояние этих разРядов изменяющееся оТ адреса K адре 55 су, смешивается в сумматоре 12 и передается на вход блока 21, на информационных входах которого по-прежнему сохраняются нулевые векторы (графы 1, ответственна, после чего происходит сброс этих счетчиков в нуль и установка трпг; ерл 13. Нулевой потенциал с вых ;.a триггера 13 астлнавливле" генератор 4.
Ф а р м у л а и з о б р е т е н и я
Устройство для контроля блоков памяти, садержлщее счетчик адресов, блок сравнения, первый„. г>таро?3 и третий мультиплексоры, сумматор па модулю два, генератор синхрсимпульсав, выход которого является синхранизирующим выходом устройства и соединен са страбирующим входом блока сравнения и счетным входом счетчика адреса, выходы которого ягляются лдресными выходами устройства и саединены с первыми входами мультиглексаров, выход втор or а муль тилле кс ар а подключен к первому входу сумматора по модулю два, одни из информационных входов блока сравне, èÿ являются информационными вхадлми устройства, вход блока сравнения подключен к первому входу генератора синхраимпульсов, а т л и ч л ю щ е е с я тем, чта, с целью повышения надежности устройства, в нега введены
59 ь1О (;,10l, ! ) I .,16 (! !
1 нлне еенн снс ве rrcc(1tH I !
Н В Е РЛ I .1
3 IвHrHHв CcItrCztt
H!bC)" IIlHtI Е СР н1 Бн снв r tr ttH, ) ЕВ РННР
Г; ЕЕГ—
: Е P:t
)ЕQC-(ЕРОФЕЕВЕ с) ннв
Сtll t Нсуннв с с рп ннв пп IПВУНIÎ впв
Е
Iо 5 (1! О !
Е
ОООО
0000 оооо
0000
000:
000:
ОООО
COCO
0 000
ООСО
0000 оооо
0000 (Е ) (Е
С 1 О
О С
0 1 С 1
0 О
С О
1 О
1 С
;с
1 О
С 1 С (!
0 О
fJ
J
1
О
0000
0000 (iQCO
0000
СОСО
0ООС
0000
f
О
) О J и
С 0 1
СООС
)О(0 ) 000
1 l fi l
0ОО0
OOOO
0000
0Ot)O
C10l
1
О l
0 х
fI,)
Q О ! 1
СООС
00Ои
0101
0101
0101
010!
r;!01
0101
0 IO I
010 I
О
О
С
О с. и!
1 (2
) (Е
О l О
fi
0 ! 1 l
С 1 О
1 О О
0 О
) н 3
Е
S С
5 1
О
0
О
U0v
i)i Q!
01 01
0101
0011
001
00:
0000
0101
001!
0011
r0011 с 1
С
Е с
С О с
ГЕ
О 0
С О О
1 О
0 О О
1 1 I
Е 1
0 ) U
1 1
5 2
5 2
Е
5 3
ОС)
СС I I
0011
ÎG I 1
001,1
О
00!
001!
00! I
00 1 1
OO I 1
ОСОО
OQC0 оооо и
Э О
1
Е и и
С J
0 1 О
1 0 1
О О 1
0 О 0 О
1 1
0 1 0 1
О О
С о 1
О
О
Е
5 4
5 4
6 О
5 О
6 1
О
Ql lQ
011О
GCC0
00"- C
0101
0101
0000
001!
001 l
00 00
О
О ! 0
О
1 с первый и второй триггеры„, счетчик строк тест-программы, чет-!ик зон тест-е1рограммы, IIIHIpBûé, BToj, )A }I третий сумматоры, гервый и второй ре::и-5
cTpbI2 перВыи и Втор Ои lp cor)$) HHQBH Tcilll кодов и блок сумматоре в пc моцулю два, причем выход первого мул ьтиплек с о;) а явля ется упра впяю))Еи)м В ыходом ус тр ой1ства и соединен с упра Вляющим вхо!Io:; блока сравнения и со с четным Входом первого триггера,, Выход которого подключен к r;epB,ому управляющему вхо-. ду блока сумматоров по модулю IBH u к счетному вход) счетчика со рок тест- g программы, выход которого с;.",инеи с вторым входом в-ворогo уль"":)-лексор;
H первым Входом 13Tc)pol " сум!1атора выход переноса счетчика строк тестЕ программы о 6динен со счет,-.-(м вх )д;зь1
СЧЕтЧИКа ЗОН тЕСт-ЕЕРОГРаММЫ в ВЬЕХОД
К 0 Т О р 0 Г О П ОД КЛ Ю Ч 13 Н К 13 )с. Од у Мод Е,ГЛ Я пересчета счетчика стрск т ст-программы, первому зходу третьего сум— матора и второму входу третьего мульти-25 плексора, Вьгход которсгo "оединен с.
ВТОРЫМ ВХОДОМ Cy!-...Оа . ОРа а.. выход которо г о Ео;!.". Оче(1 .< управляющему входу б: ока с ес ;а-п,р(!
ПО МОДУЛЮ ДВ-t, ВЫХОД КО(ОРОГЗ ИВ ется информационным вых: ц"и уc сг ва и соеди)(ен с друг(,„инфо))м(--I ционными Входами блока сравис:-11(я)
Еенформационн;е эходьl б:Еок..
pc B llo модул!По два с зед:.!не" . м11 преобразователей кодов, .Хо,ill орьех подклю ены (О зтветст н" н!1 ) :: ь хсдам второго и третьего:умма."opc: вторь!е входы Ko Top!I соец .Вены с ti;—
ХОДОМ .-еРРВОГО РЕГЕЕСТРа) В-.O 1)Ь(61 НХ ;.",ОМ
l1cpвоГo мультиплексора и . .ерBB)1 1>;(), )I
1ePBOÃО CУ ."!Ма. ОРа в )ТОРОВ ЕХ ) l КЕ I Ррого соединен с Г lio!.oм Вторс:-с
ГИСТРа ) ВЫХОД ПЕР 30 "0 С",>ill (1 ОРЕЕ
К 11)Ч -и К BXC,I ", "1 :и " -1Р ч KH зон l ест — прогр IO! Ii) *= -Hlêo,l
Boc H !(Оторо) о сов " еч (н "c l(J . 1:
ГС трИГГЕра, ВЬХОД: .ТО )ОГО ь-;; К. чен к втое)оме В с;;;i) "е еп-. топа е :
Х Р О ИMП У:1 Е> C 0 В:!
15946!О
Продолжение табл.!
Оодервимое
Значение сит" ПоразЗначение
ЗнвчеНомера ячеек памяти няуорнзднн на выходе нала на зыхопе преобр.ззоввтеля ряднзя сумма сигня" лов пг ние
i Ii 1
О 0 О 0
O О с"етчннв триггера 9 сумматора
16 15 11 10
2 3
1 2 3 в моцулкз два з
010 i
0 I 0 I
0011
ОО11
ООО0
ОООО
0000
OlOI 2 О 6 6
0I0! 2 О 6 6
00!! 2 1 6 5
0011 2 I 6 5
0 О О
1 !
О О О
1 1
О О
О О
1 !
О 0 О
1 1
О О О
1 !
О О ! 1
v О ! !
О О
О О
О О!
0 0! !
П р и и е ч в н н е. х — отри дательное значение выходного слова .
Таблица?
Состояние выходов
Состояние
ВХОДОВ
0 0 0 0 0 J 0 0
0 f 0 0 1 0 1
0 0 1 1 0 0 1 1
0 0 0 0 1 1 1
0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0
0 1 0 1 0 1 0 1
0 0 1 1 0 0 1
0 0 0 0 1 1 1
1 1 1 1 1 1
П P H М Е Ч а Н И e . X — ОтРИПатЕЛЬН2з1Е ВХОДНЫe ВЕ!зтОРа З OGI3ao ЗГЗОШ1з ВСЯ На выходе сурматоров 15 и 16, при вычитании из меньшего числа большего.
0000
1
ОООО
0000 2 х 6
0000 2 х 6 2
0000 2 х 6 2
0000 2 х 6 3
0000 2 х 6 3! О
О О О
1 1
О О О
1 !
О
I О
О О
1 0 О
1 I
О О О
О O О ! I !
0
I
I О
О О
\ 1
0 0
О
1 О
О й
О
О О
I 1
0 О
О
О
О
l:.94610
Составитель Б.Рудаков
Редактор О. i оловач Техрев И. Ходанич
Корр ект ор С, Ч ер яи
Заказ 2834 Тираж 490 Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ С".,Р
113О3, Москва, Н-35, Раунская наб., д,, 4/5
Производственно-издат< пьский комбинат "TIa гент, г ., Ужгород, ул, Гагарина, "; 91