Универсальный дv/т/ триггер

Универсальный дv/т/ триггер

Иллюстрации

Показать все

Реферат

 

Изобретение относится к импульсной технике и может использоваться при производстве пересчетных схем, сдвигающих и параллельных регистров, а также в автоматике, вычислительных и информационно-измерительных комплексах. Цель изобретения - повышение быстродействия достигается за счет ведения ключевых элементов 5-7. Триггер также содержит элементы И-НЕ 1-4, информационный D-вход 8, синхронизирующий C-вход 9V-вход 10 разрешения, R-вход установки в "0", S-вход установки в "1", прямой Q-выход 13 и инверсный Q-выход 14. В предлагаемом DV /T/-триггере сокращена задержка распространения сигнала от входа триггера к его выходу. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51) 5

ОГ1ИСАНИЕ ИЗОБРЕТ

H Д BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ1

Г!РИ ГННТ СССР

1 (21) 4638067/24-21 (22) 21. 11 .88 (46) 23.09.90. Бкл . Р 35 (71) Азербайджанский институт неФти и химии им.М,Азизбекова (72) М.П.Грановский (53) 621 . 374-. 32 (088. 8) (56) Якубовский С.E. Аналоговые и ! циФровые интегральные схемы. -M.:

Советское радио, 1979, с.67-68, рис. 3.17б.

Валиев К.А. и др. Микромошные интегральные схемы. — М.: Советское радио, 1975, с.95, рис.4.12. (54) УНИВЕРСАЛЬНЫЙ ЭЧ(Т)-ТРИГГЕР (57) Изобретение относится к импульсной технике и может использоваться

2. при производстве пересчетных схем, сдвигавших и параллельных регистров, а также в автоматике, вычислительных и инФормационно-измерительных комплексах. 11ель изобретения — повышение быстродействия — достигается за счет введения клшчевых элементов

5-7. Триггер. также содержит элементы И-НЕ 1-4, инФормационный D-вход

8, синхронизирувщий С-вход 9, V-вход

10 разрешения, R-вход установки в

"0", $-вход. установки в "1", прямой

1;1-выход 13 и инверсный Q-выход 14.

В предлагаемом 0Ч(Т)-триггере сокра" щена задержка распространения сиг" нала от входа триггера к его выходу. а

2 ил. 9

1594673

Изобретение относится к импульсной технике и может использоваться при производстве пересчетных схем, сдвигающих и параплелыпях регистров, а также в автоматике, вычислитель=ных и информационно-измерительных комплексах.

Целью изобретения является повышение быстродействия за счет введения 10 новых конструктивных признаков, обеспечивающих уменьшение задержки сигнала от входа триггера к его выходу.

На Фиг. 1 приведена структурная схема триггера; на Фиг, 2 — электрическая схема ключевого .элемента.

На фиг. 1 обозначены первый — четвертый элементы И-НЕ, первый — третий ключевые элементы 5-7, информационный D-âõoä 8, синхронизируюший 20

С-вход 9, V-вход 10 разрешения, Rвход 11 установки в "О ",, S-вход 12 установки в "1", прямой (-выход. 13 и инверсный Ц-выход 14.

На фиг. 1 выходы элементов И-НЕ 25

1 и 2 соединены соответственно с прямым BblxopoN 1 3 v инверсным BbtzopoM

14 и соединены соответственно с первыми входами элементов И-НЕ 2 и 1., вторые входы которых соединены соот" 30 ветственно с первыми входами элементов И-НЕ 3 и 4 и соединены соответственно с входом 11 установки в "0" и входом 12 установки в "1", выход элемента И-НЕ 3 соединен с вторым входом элемента И-НЕ 4, информационный вход и выход ключевого элемента

5 соединены соответственно с информационным входом 8 и вторым входом .элемента И-НЕ 3; выходьi элементов 40

И-НЕ 3 и 4 соединены соответственно с информационными входами ключевых элементов 6 и 7, выходы которых соединены соответственно с третьими входами элементов И-НЕ 1 и 2 и соеди- 45 иены соответственно с первым входом разрешения ключевого .элемента 5 и третьим входом элемента И-HF. 3, второй вход разрешения ключевого. элемента 5 соединен с входом 12 установ- 50 ки.в "1", синхронизируюший вход 9 соединен с первыми входами разрешения ключевых элементов 6 и 7, вторые входы разрешения которых соединены с входом 10 разрешения. 55

Клвчевой элемент на Фиг,. 2 содержит транзистор 15, резистор 16, диоды 17.и 18. Шотки, шину 19 питания.

DV(T) òðèããåð работает следующи образ ом.

При отсутствии сигналов разрешения на входах разрешения ключевых элементов 6 и 7, когда на них поступают нули с синхронизируюшего или разрешающего входов 9 или 10 (С 0 или Ч О), оба этих ключевых элемента выключены и на их выходах отсутствуют какие-либо потенциалы, так как диоды 17 или 18 ключевых элементов (Фиг.2) открыты током через резистор 16 и шунтируют базовую цепь транзистора 15, который запирается. При этом цепи передачи информации с выходов элементов И-НЕ 3 и

4 на входы элементов И-НЕ 1 и 2 разомкнуты и триггер на элементах И-НЕ 1 и 2 сохраняет ранее записанную в не" го информацию.

Разомкнуты также цепи обратной связи с выхода элемента И-НЕ 4 на вход элемента И-НЕ 3 и с выхода последнего на вход разрешения ключевого элемента 5. Отсутствие потенциалов на выходах элементов 6 и 7 воспринимается элементами 1 — 3 и ключевым элементом 5 как разрешение, соответствующее подаче на их входы уровня единицы. Поэтому элемент 5 открыт и информационный сигнал D, поступая через него на вход элемента И-НЕ 3, устанавливает на выходе последнего, а затем на выходе элемента И-НЕ 4 логические уровни, соответствующие значению сигнала (если D = 1 — уровни "0" и "1", если D Π— уровни

tt 1 iю ttptt)

Следовательно, при V = О или С = О выхоцной триггер (элементы 1 и 2— ведомая ступень) хранит поступившую в него в предыдущем и-такте информацию, что можно описать логическим выражением

q„, = 0„(9 - C) = q„VC, (1) а в ведушую ступень передается входная информация D во время t „ паузы между синхросигналами (С = О), которое определяется из условия я ю + "з + "+ + t t Itt ÄÄv (2) или ), где t, t > („„„,1- время срабатывания элементов 5 и 6, 7;

t >, t < — время срабатывания элемента И-НЕ 3 и 4.

Запись информации происходит при наличии íà V-входе 10 единичного

1594673 уровня (V = 1) и поступлении на С-вход

9 положительного Фронта синхросигнала С = 1. При этом элементы 6 и 7 открываются, так как на их входы разрешения поступают разрешения (диоды 17 и 18 запираются на Фиг ° 2 и прекращают шунтирование базового тока тран-. зистора 15, и его эмиттерный потенциал передается в цепь коллектора), и информация с выходов элементов И-НЕ

3 и 4 ведущей ступени передается че1 рез эти ключи на входы выходного RSтриггера (ведомой ступени) и выходы

С!иЦ. !5

Одновременно замыкаются цепи обратной связи и, если, на выходе ключевого элемента 6 Формируется "0", им выключается по входу разрешения элемент

5 и входная информация D прекращает воздействие на вход ведущей ступени, но на выходе элемента И-НЕ 3 сохраняется "0", так как íà его входе отсутствует какой-либо потенциал (эквивалентно поступлению "!"). .Если же

"0" формируется на выходе элемента 7, то им блокируется элемент И-НЕ 3 в состоянии "1" по выходу и поступающий через оставшийся открытым элемент

5 сигнал D не может изменить состоя- 30 ние этого элемента и ведущей ступени В цел ом, Следовательно, при V = 1 и С 1 в триггере по положительному Фронту синхросигнала происходит устойчивая запись инФормации, при которой в ведущей ступени сохраняется (Фиксируется) ранее поступившая в нее информация D которая передается в ведомую ступень на выходы Q u Q триг- 40 гера, что можно описать логическим

tHЪtf + е2 (4) »с б,у

> axe c5 выр аже ни ем

45 Формул а из обр ет eния

0 „„1 „ С + 00„ С ф где и+1 — последующий такт (момент времени), Во время t „действия синхросигнала происходит срабатывание ключевых элементов 6 и 7 (параллельно) и последовательное срабатывание элементов.

И-НЕ 1 и 2. Поэтому для надежной записи информации в триггер должно выполняться условие

Q„= D„VC (3)

На основании (! ) и (3 )получаем логическое уравнение предлагаемого триггера: где t, t — время срабать|вания элементов И-НЕ 1 и 2.

Определим быстродействие триггера по его максимальной частоте переключений 1 axc в режиме счетного триггера при соединении D-входа 8 с Ц-выходом 14 и подаче на С-вход 9 счетных импульсов.

Период следования импульсов

"и

Принимаем:

",- Ег- t3= ЕФ= tcp

Так как ключевые элементы 5-? являются однотранзисторными, то они срабатывают по крайней мере в два раза быстрее, чем многотранзисторные элементы И-НЕ, поэтому

0,5е, 7

На основании (2) и (4) имеем параметры быстродействия

2 ср "и 3" ср >

Тсч 5 с макс = /Т с, 1/5 с<р

Сравнивая быстродействия известного и предлагаемого триггеров, заключаем, что быстродействие последнего на 20Х выше, так как

Таким образом, благодаря введению в триггер ключей, структурное быстродействие которых выше, чем элементов И-НЕ, и включению их в цепи передачи информации и обратной связи ве дущей ступени повьппается быстродействие триггера в целом и упрощается его структура.

Универсальный DV(T)-триггер, содержащий вход разрешения, информационный и синхронизирующий входы, входы установки в "1" и "О" и четыре элемента И-НЕ, выходы первого и второго элементов И-НЕ соединены соответственно с прямым и инверсным выходами и с первыми входами второго и первого элементов И-НЕ, вторые входы которых соединены соответственно с первыми входами третьего и четвертого элементов И-НЕ и входами установки в "0" и "1", выход третьего элемента И-НЕ

il 594673

«/)др Я

Гост l-1, ."-,0,. Р !.ов техреп М,дндык

1;арректор Н,Р. нская

Редактор Н. Назаренко

Заказ 2837 .!.Ир -.1;к 6(. 1 3

ВНИИХИ Государ< венного комитета и .1 изобретениям н открытиям при ГКГ(СС(ЗР

113035,. Москва, Ж 3"., I : у1иская ваб., д. 4/5

Л- оизводственно-издател: ски комС ". :.1 Натент, г. Ужгород, ул, Гагаонна, <. соединен с вторым входом четвертого элемента И-НГ, о тл ич а ющи йс, я тем, что, с целью повышения быстродействия, в него введены три

l ключевых элемента, информационный вход и выход первого ключевого элемента соединены соответственно с информацно; ным входом и вторым входом третьего элемента И-НЕ, выходы третьего н четвертого элементов И-НЕ соединены соответственно с инФормационными входамн второго и третьего ключевых элемен" îâ,, вы:х:оды которых соединены соответственно с третьими входами первого и второго элементов

И-НЕ, первым входом разрешения пер5 ного ключевого элемента и третьим входом третьего элемента И-НЕ, второй вход разрешения первого ключевого элемента соединен с входом установки в "1" синхронизируюший вход соединен с первыми входами разрешения второго и третьего ключевых элементов, вторые входы разрешения которых соединены с входом разрешения.