Преобразователь двоичного кода в четырехпозиционный код

Преобразователь двоичного кода в четырехпозиционный код

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах обработки дискретной информации. Цель изобретения - повышение помехоустойчивости и уменьшение полосы частот преобразователя. Преобразователь двоичного кода в четырехпозиционный временной код содержит генератор 1 тактовых импульсов, элементы 2-5 задержки, делитель 6 частоты следования импульсов, регистр 7 сдвига, D-триггеры 8,9, элемент НЕ 10, элементы И 11-19, элементы ИЛИ 20-22, Т-триггер 23, блок 24 преобразования уровня и сумматор 25. 2 ил.

союз советсних

СОЭиЛИСтиЧЕСНИХ

РЕСПУБЛИК (I9) (И) (д) Н 03 N 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4619440/24-24 (22) 13,12.88 (46) 23.09.90, Бюл, № 35 (71 ) Институт технической кибернетики АН БССР (72) Г,Я.Панченко (53) 681,325(088.8) (56) Патент Франции ¹ 2124049, кл. Н 03 К 13/00, 1971. (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА

В ЧЕТЫРЕХПОЗИЦИОННЫЙ ВРЕМЕННОЙ КОД (57) Изобретение относится к àâòîìàòèке и вычислительной технике и может

2 быть использовано в системах обработки дискретной информации, Цель изобретения — повышение помехоустойчивости и уменьшение полосы частот преобразователя, Преобразователь двоичного кода в четырехпозиционный временной код содержит генератор 1 тактовых импульсов, элементы 2-5 задержки, делитель 6 частоты следования импульсов., регистр 7 сдвига, D-триггеры 8,9, элемент НЕ 10 элементы И 11-19, элементы ИЛИ 20-22, T-триггер 23, блок 24 преобразования уровня и сумматор 25. 2 ил.

1594703

Изобретение относится к автоматике и вычислительнсй технике и может быть использовано в системах обработки дискретной информации, Цель изобретения — повьппение помехо. устойчивости и уменьшение полосы частот преобразователя.

На фиг,1 представлена функциональная схема преобразователя; на фиг.2 — 10

Временные диаграммы, поясняющие его работу.

Преобразователь двоичного кода в

Четь<рехпозиционный временной код (фиг ° 1) содержит генератор 1 тактовых 15 импульсов, элементы 2-5 задержки, делитель 6 частоты следования импульсов, регистр 7 сдвига, D-триггер 8 и 9, элемент НЕ 10, элементы И 11-19, элементы ИЛИ 20-22, Т-триггер 23, 20 блок 24 преобразования уровня и сумматор 25.

Преобразователь двоичного кода в ! четырехпозиционный временной код работает следующим образом. 25

Исходная двоичная последовательность с длительностью импульсов Т< /2 в тактовом интервале Т<, следующих с номинальной тактовой частотой Fq 1/Т<, поступает от источника дискретной ин- 30 формации (фиг.2а), синхронизируемого с помощью генератора 1, на информационный вход двухразрядного регистра 7 Сдвига и записывается в ячейки регистра с помощью пЬследовательности тактовых импульсов, поступающих с выхода генератора 1 (фиг.2б) через элемент 2 задержки на величину T /4 (фиг. 2б<)

С выходов регистра 7 сдвига двоичные символы поступают на D-входы D-тригге-40 ров 8 и 9 и записываются в них с, помсщью последовательности тактовых импульсов с длительностью Т /2 в тактой вом интервале Т = 2Т<, следующих с номинальной тактовой частотой F = 1/Т =g

1/2T<= F2,>

HE 10 (фиг.2в <) и элемент 3 задержки на величину Т /4 (фиг.2в ) поступают и". синхровходы D-триггеров 8 и 9, в результате чего исходная двоичная последовательность разделяется на группы из двух двоичных символов, каждая из которых преобразовывается далее в соответствующую параллельную комбинацию из двух двоичных символов с длительностью Т (фиг,2 г,д).

С прямых выходов Р-триггеров 8 и 9 (фиг.2г,д) сигналы поступают к входам элемента И 13 и к соответствующим входам элементов И 11 и 12, другие входы которых подключены с<. oòâåòñòâåíно к инверсным выходам D-триггеров 9 и 8 (фиг.2д,г„) и выходу элемента Э задержки (фиг.2в ), в результате чего при поступлении комбинаций "10", "01" и "11" срабатывают соответственно элементы И 11-13 и на их выхо-. дах формируются импульсы с длительностью Т /2 (фиг,2е,ж,э)., поступающие через элемент ИЛИ 22 (фиг.2и) на счетные входы Т-триггера 23, которые вызывают его переключение из одного устойчивого ссстояния в другое и формирование на его прямом (фиг.2к) и инверсном (фиг.2к<) выходах управляю" щих сигналов, обеспечивающих формирование выходного сигнала со строгим чередованием полярностей импульсов, причем при поступлении комбинаций

"00" формируются нулевые символы с длительностью Т

В моменты поступления комбинаций

"10", "01".и "11" на выходах элемен-.. тов И 11 — 13 формируются соответственно импульсы с длительностью Т /2 в первой половине тактового интервала Т, которые с выхода элемента

И 11 (фиг.2е) на входы элементов

И 14 и 15 поступают непосредственно, причем с выхода элемента И 12 (фиг.2ж) импульсы через элемент 4 задержки на величину Т /2 (фиг.2ж ) поступают к входам элементов И 16 и 17 во второй половине тактового интервала Т, а с выхода элемента И 13 (фиг.2э) импульсы через элемент 5 задержки на величину Т< /4 (фиг.2з,) поступают к входам элементов И 18 и 19 со сдвигом на величину Т /4 по отно2 шению к началу тактового интервала

Т, при этом другие входы элементов

И 14, 16 и 18 подключены к прямому выходу Т-триггера 23, а элементов

И 15, 17 и 19 — к инверсному выходу

Т"триггера 23, в результате чего на выходе элементов И 14 и 15 импульсы с длительностью Т /2 формируются в первой половине тактового интервала

Т, а на выходе элементов И 16 и 17 " во второй половине тактового интервала Т, причем на выходе элементов

И 18 и 19 импульсы с длительностью

5 159470

Т /2 формируются со сдвигом на величину Т /4 по отношению к началу такто2.

Вого интервала Т

Импульсы с длительностью Т /2 поступают с выхода элементов И 14, 1б и 18 через элемент ИЛИ 20 (фиг.2л) к одному входу сумматора 25, а с выхода элэментов И 15, 17 и 19 через последовательно соединенные элемент 10

ИЛИ 21 (фиг.2м) "и блок 24 преобразования уровня обеспечивающий преобразование положительных импульсов (фиг.2м) в отрицательные (фиг.2м ), к другому входу сумматора 25, на выходе которого формируется разнополярный четырехпозиционный сигнал с длительностью импульсов Т /2 и с чередо" ванием их полярностей (фиг.2н), в спектре которого постоянная составляю- 20 щая полностью отсутствует, что обеспечивает его высокую помехоустойчивость.

Формула изобретения

Преобразователь двоичного кода в четырехпозиционный временной код, содержащий элемент НЕ, первый - восьмой элементы И и первый — третий элементы

ИЛИ, выходы первого, второго и тре- 30 тьего,элементов И соединены с одинаковыми входами первого элемента .ИЛИ, выходы четвертого, пятого и meстого элементов И соединены соответственнс с первым, вторым и третьим входами второго элемента ИЛИ, выход седьмого элемента И соединен с первым входом третьего элемента HJIH .о т л и— ч а ю шийся тем, что, с целью повышения помехоустойчивости и умень- 40 шения полосы частот преобразователя, в него введены элементы задержки, D-триггеры, Т-триггер, блок преобра" зования уровня, сумматор, делитель частоты, девятый элемент И, регистр . 45 сдвига и генератор тактовых импульсов, выход которого через первый элемент задержки соединен с входом синхрониза3 6 ции регистра сдвига и входом делителя частоты, выход которого через по" следовательно соединенные элемент HP и второй элемент задержки соединен с первыми входами первого - третьего элементов И и с входами первого и второго D-триггеров, инверсные выходы которых соединены с вторыми входами второго и первого элементов И соответственно, прямой выход первого

D-триггера соединен с третьим входом первого элемента И и с вторьп4 входом третьего элемента И, прямой выход второго D-триггера соединен с третьими входами второго и третьего элементов И, выход первого элемента ИЛИ соединен со счетными входами Т-триггера, прямой и инверсный выходы которого соединены с-первыми входами четвертого †шесто элементов И и с первыми входами седьмого - девятого элементов И соответственно, выходы первого и второго разрядов регистра сдвига соединены с D-входами одноимен-, ных D-триггеров, входы третьего и четвертого элементов задержки подключены к выходам второго и третьего элементов И соответственно, вторые входы четвертого и восьмого элементов И подключены к выходу первого элемента И, выходы третьего и четвертого элементов задержки соединены с вторыми входами пятого и девятого элементов И и шестого и седьмого элементов И соответственно, выходы восьмого и девятого элементов И соединень. соответственно с вторым и третьим входами третьего элемента KIH выход которого через блок преобразования уровня сое-. динен с первым входом сумматора, выход второго элемента ИЛИ соединен с вторым входом сумматора, выход которого является выходом преобразователя, информационный вход регистра сдвига является одноименным входом преобразователя.

1594703 1 (!

-фф

2!2 г

l — (— -1

Т2

Редактор.Л.Зайцева

Заказ 2838 Тираж 658 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

i 13035, Москва, R-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 г1 д1

72 2

М! 1

61

Л

" тг

Ю1

Составитель С.Берестевич

Техред Л.Олийнык Корректор С.Черни /

1