Устройство для сопряжения периферийного устройства с эвм

Устройство для сопряжения периферийного устройства с эвм

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может использоваться при построении информационно-измерительных систем с ЭВМ с общей шиной и периферийных систем с прямой адресацией регистров устройства. Целью изобретения является повышение надежности за счет аппаратного оперативного контроля работы. Устройство содержит блок управления обменом, два дешифратора, два коммутатора, узел захвата магистрали, триггер сбоя, регистр управления, адресный селектор, регистр адреса, регистр номера, два элемента ИЛИ, два элемента И. 1 з.п. ф-лы, 6 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

39 А1 ((9) SU (ш (51)5 С 06 F 13/00

IlPH ГННТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

Н A BTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 4606619/24-24 (22) 16. 11.88 (46) 30.09.90. Бюл. ¹ 36 (72) П.И.Молчанов, А.В.Осипов, П.M.Ôoêååâ и Б.Я.Буянов (53) 68 1.325(088.8) (56) Патент СЕА № 3714635, кл. 340-172.5, 1973.

Авторское свидетельство СССР № 554534, кл. С 06 F 13/00, 1977. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ПЕРИФЕРИЙНОГО УСТРОЙСТВА С ЭВМ (57) Изобретение îтносится к вычислительной технике и может испольэоватьИзобретение относится к вычисли- тельной технике и может быть применено при построении информационно-измерительных систем с использованием

ЭВМ с общей шиной и периферийных систем с прямой адресацией регистров устройств.

Цель изобретения — повышение надежности за счет обеспечения аппаратного оперативного контроля работы.

На фиг. 1 представлена структурная схема устройства для сопряжения; на фиг.2 — 6 — схемы первого дешифратора, блока управления обменом, регистра управления, второго дешифратора и второго коммутатора соответственно.

Устройство содержит (фиг.1) первый дешифратор 1, регистр 2 управления, предназначенный для хранения номера периферийной подсистемы, сигналов разрешения прерывания и признаков результата операций периферийной си2 ся при построении информационно-измерительных систем с ЭВМ с общей шиной и периферийных систем с прямой адресацией регистров устройства. Целью изобретения является повышение надежности за счет аппаратного оперативного контроля работы, Устройство содержит блок управления обменом, два дешифратора, два коммутатора, узел захвата магистрали, триггер сбоя,регистр управления, адресный селектор, регистр адреса, регистр .номера, два элемента ИЛИ, два элемента И.1 з.п. ф-лы, 6 ил. стемы, блок 3 управления обменом,управляющий операциями обмена с ЭВМ и периферийнОй системой, первый коммутатор 4, осуществляющий коммутацию группы разрядов адресов общей шины

ЭВМ с группой адресов регистров устройств и кода операции периферийной системы, причем коммутация производится иэ условия получения наиболее коротких программ ЭВМ, регистр 5 номера, задающий номер устройства со-. пряжения, первый блок 6 усиления,связывающий устройство с общей шиной

ЭВМ, второй блок 7 усиления, связывающий устройство с общей шиной (магистралью) периферийной сис-темы, общую шину 8 ЭВМ, общую (any (магистраль) 9 периферийной системы, узел . 10 захвата магистрали, реализующий операцию захвата общей шины ЭВМ, ре, гистр 11 адреса, задающий диапазон адресов периферийной системы, второй ,дешифратор 12, второй коммутатор 13, 1596339

50 осуществляющий коммутацию кодр состояния триггера сбоя и кода, задан» ного регистром 5 номера, с группой разрядов данньгх общей шины ЭВМ, эле— менты ИЛИ 14 и 15, элементы И 16 и

17, триггер 18 сбоя и адресный селектор 19.

Первый дешифратор 1 (фиг.2) состоит из элемента 20 сравнения и дешифратор 21 °

Блок 3 управления обменом образуют (фиг.3) элементы И 22-24, элементы ИЛИ 25 и 26, элементы 27 и 28 задержки, элементы И 29 и 30, элемент НЕ 31 и триггер 32.

Регистр 2 управления содержит (фиг.4) выходы 33, коммутатор 34, регистр 35, элемент НЕ 36, элемент ИЛИ

37 и элемент 38 задержки.

Второй дешифратор 12 (фиг. 5) выполнен на дешифраторе 39.

Второй коммутатор 13 содержит (фиг.6) элементы И 40-44, элементы

HE 45 и 46 и элемент И-ИЛИ 47.

Общая шина ЭВМ представляет собой унифицированную систему связей и сигналов между процессором, оперативной памятью и устройствами сопряжения с периферийными устройствами и системами. Связь между устройствами, уча" ствующими в операции на общей шине, асинхронна. Магистраль периферийной системы представляет собой унифицированную систему связей и сигналов между периферийной системой и блоком управления, функции которого реализует предлагаемое устройство. Периферийная система может состоять из одной или нескольких подсистем, каж40 дая из которых содержит группу ус.тройств. Каждое устройство может содержать группу адресуемых регистров.

Кроме того, к общей шине 3ВМ может быть подключено несколько предлагаемых устройств сопряжения, к каждому из которых подсоединена своя периферийная система.

Устройство для сопряжения предна" значено для согласования несовместимых сигналов двух интерфейсов. Большинство сигналов общей шины интерпретируется в соответствующие сигналы периферийной магистрали.

Устройство работает следующим образом.

Работа предлагаемого устройства при выполнении операций ввода-вывода аналогична работе известного. Рассмотрим работу устр ойс тва при ра с пределении адресных линий А(0)...А(17) общей шины ЭВМ, например, следующим образом: разряды A(17)-А(12) указывают начало диапазона адресов периферийной системы, подключенной с помощью устройства сопряжения; разряды

А(11)-А(8) определяют адрес периферийного устройства У(8,4,2,1); разряды А(7)-А(4) определяют адрес регистра устройства Р(8,4,2,1); разряды А(3)-А(0) определяют четыре разряда кода операции Ф(8,4,2,1). Пятый разряд кода операции, идентифицирующий основной тип операции (записи или чтения), соответствует сигналу признака операции общей шины ЭВМ.

При принятой системе адресации периферийная подсистема может содержать до 16 периферийных устройств, каждое из которых может иметь до

16 регистров.

Исходя из условия минимального использования адресов ЭВМ собственные схемы устройства для сопряжения (с номером один) адресуются следующим образом: регистр управления по У(0), Р(0); схема управления режимом обработки требований по У(0), Р(1), где У(0) и Р(0) обозначают нулевое значение разрядов номеров устройства и регистра. При организации в одном диапазоне адресов периферийной системы к общей шине ЭВМ может быть подключено до восьми таких устройств сопряжения, использующих следующие адреса для собственных схем: У(0), У(П-1), У(0), У(2П вЂ” 1), где П вЂ” номер устр йства сопряжения. Каждая из подключенных периферийньгх подсистем использует 2К адресов (К = 1024), так как разряды А(0)-А(11) определяют адрес регистра и устройства и код операции (четыре разряда). Остальная часть адресов ЭВМ отводится под адреса ячеек оперативной памяти и регистры системных периферийных устройств.

При этом к каждому устройству сопряжения может быть подключено от одной до восьми периферийных подсистем (Ho не более восьми к ЭВМ), для идентификации которых в регистре 2 зарезервировано соответствующее число разрядов для хранения номера периферийной подсистемы.

Устройство осуществляет обмен данI ными между регистрами устройств периферийной системы и оперативной

96339 о писи, адрес периферийного устройства и его регистра, а также соответствующие четыре разряда кода операции, после фиксированной задержки синхросигнал. Адресный селектор 19 срабатывает и включает коммутатор 4.

Адрес поступает на вход дешифратора

1, определяющего, что адрес относится к адресам периферийной системы и посылающего в блок 3 сигнал разре-, шения запуска цикла на периферийной магистрали. Блок 3, получив из общей . шины ЭВМ через блок 6 код записи и синхросигнал, инициирует цикл периферййной магистрали, передавая через блок 7 в общую шину 9 номер периферийной подсистемы из регистра 2, код записи и синхросигнал. Из общей

5 15 памятью ЭВМ под управлением програм- . мы с использованием прерываний. В со ответствии с программой определяется момент передачи данных и инициируется первый этап. На линиях общей шины

ЭВМ выставляется следующая информация: код записи, на адресных линиях адрес регистра 2 в соответствии с номером устройства сопряжения и кодом начала диапазона адресов периферийной системы, на линиях данных код, соответствующий номеру периферийной подсистемы и сигналу разрешения прерывания, после фиксированной выдержки синхросигнал. Адресный селектор 19 анализирует поступающий через блок 6 из общей шины 8 адрес и срабатывает, если этот адрес входит в диапазон адресов периферийной системы, заданной регистром 11.

При этом включается коммутатор 4 и принятый адрес поступает на вход первого дешифратора 1 и через блок. 7 в общую шину 9. Поступивший из коммутатора 4 адрес дешифрируется в соответствии с номером устройства сопряжения, заданным регистром 5, в дешифраторе 1. Дешифратор 1 определяет, что адрес относится к регистру

2 управления, и посылает в блок 3 сигнал разрешения обмена информацией

ЭВМ с регистром 2. Затем блок 3 получает через блок 6 усиления из общей шины 8 код операции записи и синхросигнал и посыпает в регистр 2 сигнал записи данных, поступающих из блока 6 на входы регистра 2. После записи данных в регистре 2 блок 3 вырабатывает ответный синхросигнал и посыпает его через блок 6 в общую шину 8. 331 получает этот синхросигнал, снимает сигнал синхронизации, а затем данные, адреса и сигналы управления. После снятия синхросигнала устройство снимает ответный синхросигнал, на этом первый этап инициирования операции ввода-вывода заканчивается. В результате в регистре 2 хранится код номера периферийной.,подсистемы и сигнал "Разрешение прерывания". Затем ЭВМ начинает выполнять второй этап инициирования операции ввода-вывода, посылая через устройство в один из регистров периферийного устройства управляющую информацию для его запуска. Для этого 3ВМ помещает на линии общей шины адрес данной периферийной системы, код за45

55 шины 8 в общую шину 9 через блоки 7 и 6 непосредственно по линиям данных поступает дополнительная информация для периферийного устройства, а через коммутатор 4 — разряды номера периферийного устройства и номера регистра. После выполнения операции адресуемая периферийная подсистема выставляет синхросигнал и сигналы ответа, которые через блок 7 передаются соответственно в блок 3 и регистр 2. Блок 3 стробирует прием сигналов ответа в соответствующие разряды регистра 2, а затем снимает информацию и синхросигнал, заканчивая операцию на магистрали периферийной системы. По снятии сигналов периферийная подсистема снимает синхросигнал, после чего блок 3 передает через блок 6 в общую шину ЭВЙ ответный синхросигнал и затем заканчивает операцию на общей шине.

Этим завершается второй этап инициирования операции ввода-вывода в периферийном устройстве.

Значение сигнала ответа, хранящегося в регистре 2, может быть считано ЭВМ при обращении к регистру 2 по чтении. В этом случае содержимое регистра 2 по сигналу из блока 3 по- ступает через блок 6 в 3ВМ.

Информация о состоянии периферийного устройства, хранящаяся непосредственно в регистре периферийного уст.ройства, может быть также считана ЭВМ. при обращении к регистру периферий1 ной системы по чтении. В этом случае содержимое регистра периферийного, устройства при выполнении цикла периферийной магистрали поступает по ли1596339 ниям данных через блоки 7 и 6 непосредственно в ЭВМ. После инициирования операции ввода-вывода в периферийном устройстве ЭВМ продолжает вы5 полнение основной программы.

Рассмотрим процедуру передачи данных в регистр устройства периферийной системы, которое в данньгй момент имеет запрос. Сигнал запроса по- 1ð ступает из магистрали 9 через блок

7 на вход элемента И 17. Хранящийся в регистре 2 сигнал "Разрешение прерывания" передается на другой вход элемента И 17; разрешая прохождение через, элемент И 17 сигнала запроса.

С выхода элемента И 17 сигнал запроса поступает через элемент ИЛИ 15 в узел 1 0 захвата магистрали. Появление сигнала запроса запускает узел

10, который, обмениваясь управляющими сигналами с ЭВМ через блок 6, вьн олняет операцию, захвата общей шины и прерывания текущей программы. При этом узел 10 формирует сигнал разре-: .25 шения вьдачи запросного слова, поступающий на вход управления коммутатора 13. С выхода коммутатора 13 в общую шину через блок 6 поступает запросчое слово, сформированное регистром 5. В результате ЭВМ переходит .к программе обслуживания прерываl низ от данного устройства сопряжения., „ Программа начинает обычно свою работу c IIDHcKB причины Ilpepb

55 выборки всех подсистем и сигнал считывания запросов, по которому блок управления каждой подсистемы (или периферийного устройства), хранящии сигнал запроса, помещает на линии данных магистрали 9 коды,индентифицирующие источники запросов в подсистеме, На линиях данных устанавливается, таким образом, запросное слово системы. По получении синхросигналов от всех блоков управления подсистемами блок 3 устанавливает ответный синхросигнал, после .приема которого ЭВМ считывает запросное слово с линий данных магистрали через блоки 7 и б. ЭВМ заканчивает операцию на общей шине, а блок 3 — на магистрали периферийной системы. Затем

ЭВМ по программе осуществляет поиск источника запроса на обработку требования в зависимости от принятого в периферийной системе принципа идентификации источников запросов. После определения программным способом номера регистра периферийного устройства, запрашивающего данные для передачи, ЭВИ организует операцию передачи из оперативной памяти слова данных в этот регистр устройства или приема данньм из регистра аналогично описанной процедуре инициирова- . ния операции ввода-вывода.

При появлении сбоя или иеисправности в процессе выполнения операции ввода-вывода предлагаемое устройство работает следующим образом.

При инициировании обмена данными между регистрами. устройств периферийной системы и оперативной памятью

ЭВМ под управлением программы адрес регистра поступает из общей шины ЭВМ через блок 6 и коммутатор 4 на вход дешифратора 1. На выходе дешифратора в зависимости от кода адреса регистра могут сформироваться следующие три типа сигналов: или сигнал обращения к регистру 2 управления (к собственным регистрам устройства сопряжения), или сигнал запуска цикла периферийной магистрали, или сигнал обращения к схеме управления режимом обработки требования. Все эти сигналы поступают на блок 3 для его запуска по приходу из обшей шины

ЭВМ синхросигнала на выполнение цикла обмена. Кроме того, эти сигналы одновременно поступают на элемент

ИЛИ 14, на выходе которого формируется объединенный сигнал обращения

ЭВМ через данное устройство для сопряжения к регистрам. С выхода эле.9, 1596339

10 мента ИЛИ 14 сигнал обращения поступает на вход элемента И 16.

На второй вход второго дешифратора 12 из блока 6 поступает информа-.

5 ция о выдаче на общую шину ЭВМ ответного синхросигнала каким-либо устройством (другим устройством сопряжения, оперативной памятью или системными периферийными устройствами), подключенным к общей шине. На первый вход второго дешифратора 12 поступает ответный синхросигнал, формируемьй блоком 3 по окончании цикла периферийной магистрали или обращения к собственным регистрам и схемам.

Так как связь между устройствами, участвующими в операции на общей шине, асинхронна, то при одновременном обращении (вследствие неисправностей 20 или сбоев) к регистрам периферийной системы, подключенной через данное устройство сопряжения (или к собственным схемам или регистрам устрой- ства), и к регистрам системных пери- 25 ферийных устройств (или к ячейкам оперативной памяти или другому аналогичному устройству сопряжения,подключенного к общей шине ЭВМ) ответный синхросигнал от регистров системных периферийных устройств может появиться до выдачи блоком 3 обмена ответного синхросигнала через блок 6 в общую шину ЭВМ. Эту ситуацию определяет второй дешифратор 12, который анализирует состояние общей шины ЗВМ и

Г

35 магистрали периферийной системы. При этом дешифратор 12 на своем выходе . формирует сигнал запуска узла 10 захвата магистрали только лишь в случае, когда присутствует сигнал, поступающий из блока 6, на его втором входе и отсутствует сигнал на первом входе, подключенном к выходу блока 3.

При наличии сигнала обращения, посту- пающего на один из входов элемента

И 16 от элемента ИЛИ 14, .сигнал с выхода дешифратора 12 проходит на вход установки триггера 18 сбоя и устанавливает последний в единичное. со50 стояние. Одновременно этот сигнал через элемент ИЛИ 15 запускает узел

10 захвата магистрали, который выполняет операции захвата. общей шины ЭЗМ и прерывания текущей программы. При этом на разрешающем выходе узел 10

55 формирует сигнал, включающий коммутатор 13 на передачу в ЭВМ по линиям данных общей шины через блок 6 запросного слова, сформированного реги стром 5 и модифицированного триггером 18 сбоя. После приема запросного слова в ЭВМ узел 10 -сбрасывает сигнал управления коммутатором 13 и возвращается в исходное состояние.Так как сигнал управления коммутатором

13 поступает также на вход сброса триггера 18 сбоя, то по сбросу этого сигнала возвращается в исходное состояние и триггер 18.

В результате ЭВМ переходит к программе обслуживания прерывания от данного устройства сопряжения по сбою или неисправности.

В этом случае, если данное устройство для сопряжения выдает в общую шину ЭВМ ответный синхросигнал раньше других устройств на общей шине, то сбой обнаруживает другое аналогичное устройство,, имеющее подобную схему контроля, к которому одновременно обратилась ЭВМ.

Формула изобретения

1. Устройство для сопряжения периферийного устройства с ЭВМ, содержащее блок управления обменом, регистр управления, первый дешифратор, первый коммутатор, регистр номера, два блока усиления, причем группа информационных входов-выходов первого блока усиления образует группу входов-выходов устройства для подключения к группе информационных,адресных и командных входов-выходов

ЭВМ, группа информационных входов-выходов второго блока усиления образует группу входов-выходов устройства для подключения к группе информационных, адресных и командных входов-выходов периферийного устройства, при этом первая группа информационных выход в второго блока усиления и группа выходов регистра управления соеди:нены с первой группой информационных входов первого блока усиления, первая группа информационных выходов которого соединена с первой группой информационных входов регистра управления и с первой группой информационных входов второго блока усиления, вторая .группа информационных выходов которо. го соединена с второй группой информационных входов регистра управления, группа синхровходов и первый выход которого соединены соответственно

1596339 с первой группой выходов и с первыГ входом логического условия блока управлекия обмеком, вторая группа выходов и первая группа входов логиче5 ского условия которого соединены соответственко с второй группой информационных входов и третьей группой информационных выходов второго блока усиления, третья труппа информационных входов которого соединена с первой группой информационных входов

TIppBDI дешифратора и с группой информационных выходов первого коммутаI тора, группа информационных входов кЬтсрого соединена с второй группой информационных выходов первого блока усиления, группа выходов регистра номера соединена с второй группой информационных входов первого дешифра- 2О тора, о т л н ч а ю щ е е с я тем, что., с целью повышения надежности за счет обеспечения аппаратного оперативного контроля работы, в устройство введены адресный селектор, второй 25 коммутатор, регистр адреса, узел захвата магистрали, второй дешифратор, триггер сбоя,. два элемента И, два элемента ИХП1„. при этом третья группа выходов блока управления обменом 3п соединена с первой группой информационных входов второго дешифратора и с второй группой информационных входов первого блока усиления, третья группа информационных выходов ко35 торого соединена с второй группой входоь логического условия блока управления обменом, второй, третий, четвертый входы логического условия . которого соединены соответственно с 4О ,первьм, вторым, третьим выходами пер-, ного де1шиЪратора и с первым, вторым, третьим входами первого элемента

ИЛИ, выход которого соединен с IIBpBbIM входом первого элемента И, второй вход которого соединен с выходом второго дешифратора, вторая группа информационных входов которого соедикека " четвертой группой ичформационкьж выходов первого блока усиления, информационный выход и информационный вход которого соединены соответственно с входом подтверждения. захвата и с выходом запроса захвата узла, захвата магистраги разрешающий выР 55 ход которого соединен с нулевым входом триггера сбоя и с управляющим входом второго коммутатора, группы информационных входов и выходов„. которого соединены соответственно с группой выходов регистра номера и с первой группой информационных входов первого блока усиления, управляющий вход первого коммутатора соединен с выходом адресного селектора, первая и вторая группы информационкых входов которого соединены соответственно с группой выходов регистра адреса и с второй группой информационных выходов первого блока усиления, вход запроса захвата узла захвата магистрали соединен с выходом второго элемента ИЛИ, первый вход которого соединен с выходом второго элемента И, первый вход которого соединен с информационным выходом второго блока усиления, информационный вход второ—

ro коммутатора соединен с выходом триггера сбоя, единичный вход которого соединен с выходом первого элемента И и с вторым входом второго элемента ИЛИ, второй выход регистра управления соединен с вторым входом второго элемента И.

2 ° YcTpoHcTBQ по и 1 o T л и ч а ю щ е е с я тем, что блок управления обменом содержит триггер, пять элементов И, два элемента ИЛИ, элемент НЕ, два элемента задержки, причем первый вход первого элемента

ИЛИ, второй вход первого элемента

ИЛИ, соединенный с первым входом первого элемента И, и нулевой вход триггера образуют первую группу входов логического условия блока, первый вход второго элемента И, второй вход второго элемента И, соединенный с первыми входами третьего и четвертого элементов И, образуют вторую группу входов логического условия блока, третий вход первого элемента ИЛИ является первым входом логического условия блока, третий вход второго элемента И соединен с первым входом второго элемента ИЛИ и является вторым входом логического условия блока,второй вход третьего элемента И соединен с вторым входом второго элемента ИЛИ и является третьим входом логического условия блока, второй вход четвертого элемента И соединен с третьим вхо-. дом второго элемента ИЛИ и является четвертым входом логического условия блока, выход первого элемента задержки, первые входы первого элемента

ИЛИ и.второго элемента И образуют первую группу выходов блока, выход

1596339 !

О йервого элемента И, выход триггера и первый вход второго элемента И об-разуют вторую группу выходов блока, выходы второго элемента задержки и пятого элемента И образуют третью группу выходов блока, при этом в блоке управления обменом второй вход первого элемента И соединен с выходом элемента НЕ, вход которого соединен с синхровходом триггера и с выходом второго элемента И, выход первого элемента ИЛИ соединен с пер- вым входом пятого элемента И, второй вход которого соединен с выходом второго элемента ИЛИ, выходы третьего и четвертого элементов И соединены соответственно с входами первого и второго элементов задержки, информационный вход триггера соединен с.шиной единичного потенциала устройства .

1596339

1596339

Фиг. б

1596339

Составитель С.Пестмал

Редактор А.Огар Техред .П,Олийнык, . Корректор С.йевкун

Заказ 2911 Тираж 568 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СЧСР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент, r. Ужгород, ул, Гагарина, 101

1Ф lt