Преобразователь угол-код

Преобразователь угол-код

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах автоматического управления электродвигателем для ввода угловых величин в ЦВМ. С целью повышения точности в преобразователь угол-код, содержащий генератор импульсов, первый счетчик, ПЗУ, два ЦАП, фазовращатель, фильтр, формирователь импульсов, элемент И, введены триггер младшего разряда, блок согласования отсчетов, фазовый дискриминатор, триггер синхронизации, блок управления, третий и четвертый счетчики, регистр. В преобразователе реализуется комбинированный способ преобразования: старшие и младший разряды определяются по методу считывания бегущей метки, а младшие - по методу накапливания, что позволяет увеличить частоту генератора импульсов. 2 з.п. ф-лы, 3 ил.

А1.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСГЬ БЛИН

„„SU„„1596461 (51)5 Н ОЗ M 1/50, 1/64

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И СЛНРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4462955/24-24 (22) 20.07.88 (46) 30.09.90. Бюл. У 36 (71) Сибирский завод комплектного электропривода "Сибстанкоэлектропривод" (72) В.К. Репин и К.А. Шилов (53) 681.325 (088.8) (56) Петропавловский В., Синицын Н.

Фазовые цифровые преобразователи угла. M. Машиностроение, 1984,,с. 25 26, рис 30..

Фотоэлектрические преобразователи информации / Под ред. Л. Преснухина.

M. Машиностроение, 1974, с. 229, рис. 116б. (54) ПРЕОБРАЗОВАТЕЛЬ УГОЛ вЂ” КОД (57) Изобретение относится к автоматике и вычислительной технике и может

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах автоматичесокго управления электродвигателем для ввода угловых величин в, цифровую вычислительную машину..

Целью изобретения является повышение точности преобразователя;

На фиг. 1 приведена структурная схема преобразователя; на фиг.2 иЗ— временные диаграммы работы преобразователя для угла поворота ротора фазовращателя 2 и 2,5 дискреты соответственно.

Преобразователь угол - код содержит фазовращатель 1, счетчик 2, нос2 быть испсльзовано в системах автоматического управления электродвигателем для ввода угловых величин в ЦВМ.

С целью повышения точности в преобразователь угол - код, содержащий генератор импульсов, первый счетчик, ПЗУ, два ЦАП, фаэовращатель, фильтр, формирователь импульсов, элемент И, введены триггер младшего разряда, блок согласования отсчетов, фазовый дискриминатор, триггер синхронизации, блок управления, третий и четвертый, счетчики, регистр. В преобразователе реализуется комбинированный способ .преобразования: старшие и младший разряды определяются по методу считывания бегущей метки, а младшие— по методу накапливания, что позволяет увеличить частоту генератора импульсов. 2 з.п.ф-лы, 3 ил. С:: тоянное запоминающее устройство 3 (ПЗУ), цифроаналоговые преобразователи 4,5 (ЦАП), генератор 6 импульсов, фильтр 7, формирователь 8 импульсов, триггер 9 младшего разряда, блок 10 согласования отсчетов, фазовый диск1риминатор 11 (например, триггер), триггер 12 синхронизации, элемент

И 13, счетчик. 14, счетчик 15, регистр 16, блок 17 управления.

Блок 10 согласования содержит

0-триггер. 18, два элемента И 19, 20, инвертор 21 и элемент HJIH-HE 22.

Блок 7 1 управления содержит D-триггер 23 и дешифратор 24.

1596461

Преобразователь угол — код работает следующим образом. и старших разрядов (п + m)-разрядного первого счетчика 2 образуют

5 старшую кодовую шкалу преобразователя. К = m разрядов второго счетчика

14 образуют младшую временную шкалу преобразователя и наконец самый младший разряд кода преобразователя фор- 10 мируется на выходе триггера 9.

Импульсы с выхода генератора 6 (фиг. 2а) поступают на вход (n +m)разрядного первого счетчика 2, на выходах которого появляются импульсы деленной частоты разрядов m = 3 (фиг.

2б, в, r) и n = 2 (фиг. 2д, е). Счетчик 2 формирует адресные коды постоянного запоминающего устройства 3, в котором записаны функции синуса и косинуса. Коды функций появляются на входах первого 4 и второго 5 цифроаналоговых преобразователей, на выходах которых формируются аналоговые напряжения соответственно синусоидальной (фиг. 2ж) и косинусоидальной (фиг. 2з) формы. Эти напряжения поступают на входы фазовращателя 1 в качестве опорных сигналов. На выходе фазовращателя 1 появляется сигнал (фиг. 2и), сдвинутый по фазе относительно опорных сигналов на угол, пропорциональный механическому углу поворота ротора фазовращателя. Это напряжение поступает на вход фильтра 7, который подавляет высокочастотные составляющие входного напряжения фазовращателя 1, получаемые с выходов цифроаналоговых преобразователей 4, 5. а также помехи, наводящиеся в линиях к фаз.овра- 40 щателю 1 и от него. Напряжение с выхода фильтра 7 поступает на вход первого формирователя импульсов, на выходе которого формируются прямоугольные импульсы (фиг . 2к) передний фронт 45 которых совпадает с моментом перехода через ноль выходного напряжения фазовращателя, прошедшего через фильтр 7. . Импульс с выхода первого рМНро 50 вателя 8 импульсов поступает на вход синхронизации триггера 9, на вход D которого приходят импульсы от генератора 6, фиксируя по своему переднему фронту полупериод частоты импульi5 сов генератора 6 в момент переключения выходного сигнала первого формирователя 8 (фиг. 2л). Таким образом реализуется самый младший разряд выходного кода преобразователя. С выхода триггера 9 код младшего разряда поступает на выход преобразователя.

Кроме того, импульс с выхода первого формирователя 8 импульсов поступает на первый вход фазового дискриминатора 11. На выходе фазового дискриминатора 11 появляется сигнал уровня лог. "1", передний фронт которого совпадает с переходом через ноль выходно ro сигнала фаз овращателя 1 . На второй вход фазового дискриминатора 11 поступает сигнал самого старшего из

m младших разрядов первого счетчика

2 (фиг. 2г), проходящий через блок

10 согласования (фиг ° 2м) ° По переднему фронту этого сигнала фазовый дискриминатор перейдет в нулевое состояние. Таким образом на выходе фазового дискриминатора 11 появится сигнал, соответствующий временному интервалу от момента перехода через ноль выходного сигнала фазовращателя до переднего фронта выходного сигнала старшего из m разрядов первого счетчика 2 (фиг. 2н). Так как состояние первого триггера 9 в данном цикле измерения (фиг. 2л) нулевое, выходной сигнал старшего из m разрядов счетчика 2 поступает на второй вход фазового дискриминатора с выхода старшего из m разрядов счетчика 2 без задержки. Так как триггер 9 находится в нулевом состоянии, на выходе инвертора 21 имеется уровень лог. "1", поступающий на второй вход второго элемента И 20, в то время как уровень лог."0" с выхода триггера 9 поступает 1 а первый вход первого элемента

И 19. Следовательно, элемент И 19 закрыт, а И 20 открыт и сигнал с выхода старшего из m разрядов счетчика 2 через элемент И 20, элемент

ИЛИ-HE 22 проходит на второй вход дискриминатора 11 без задержки (фиг.

2м) .

Импульс с выхода фазового дискриминатора 11 (фиг. 2н) поступает на вход триггера 12 синхронизации, на выходе которого появляется импульс, содержащий целое число периодов частоты тактовых импульсов генератора 6 (фиг. 2 o). Этот импульс поступает на первый вход элемента И 13, на второй вход которого поступают импульсы тактового генератора 6 (фиг. 2а) . На выходе элемента И 13 появляются им-. пульсы, соответствующие числу перио6461

55

5 159 дов тактовой частоты, укладывающихся в интервале времени от момента перехода сигнала фаэовращателя f через ноль до момента перехода сигнала старшего из m разрядов счетчика 2 {фиг.

2п), которые поступают на вычитающий вход счетчика 14. Счетчик 14 первоначально и в конце каждого периода измерения устанавливается в нулевое состояние. Таким образом счетчик 14 измеряет интервал времени от момента перехода через ноль выходного сигнала фазовращателя 1 до момента перехода старшего из m разрядов счетчика 2, со отв е тствующе го момен ту переключения старшей кодовой шкалы и разрядов, но в обратном коде, что фактически соответствует измерению временного интервала от момента переключения старшей кодовой шкалы и разрядов до момента перехода через ноль выходного сигнала фаэовращателя.

По заднему фронту сигнала фазового дискриминатора 11 срабатывает блок

17 управления. При этом устанавливается в единицу триггер 23 блока 17 (фиг. 2р), на входе Р разрешения дешифратора 24 появляется разрешающий сигнал. При этом на выходах дешифратора 24 появляется серия управляющих импульсов,. соответствующих значениям состояний младших разрядов счетчика 2. По первому иэ этих импульсов (фиг. 2с) происходит запись старших и разрядов счетчика 2 в счетчик 15, по второму импульсу (фиг. 2т) происходит вычитание из содержимого счетчика 15 единицы. Следовательно, в счетчике 15 будет восстановлено состояние счетчика 2 на момент перехода через

4 ноль выходного сигнала фазовращателя.

По третьему импульсу {фиг. 2у) содержимое счетчика 14 и счетчика 15 заносится в выходной регистр 16. К значению и-разрядного кода счетчика 15 конкотенируется (пристыковывается) значение К-разрядного кода счетчика

14, значение младшего разряда кода угла, соответствующее полупериоду тактовых импульсов генератора 6, уже имеется на выходе триггера 9. Таким образом формируется полный выходной код преобразователя угол — код.

По четвертому импульсу (фиг. 2ф) происходит обнуление счетчика 14 с целью подготовки его к следующему измерению. Наконец, пятый импульс, по- являющийся на соответствующем выходе.дешифратора 24, устанавливает триггер 23 в нулевое состояние (фиг. 2р)-; прекращая работу блока 17 управления.

На фиг. 2 прерставлены временные диаграммы работы преобразователя для случая, когда величина угла равна двум дискретам, при этом триггер 9 отмечает нулевое состояние полупериода тактовых импульсов генератора 6.

Счетчик 14 считает от О до К = 2. В, счетчик 15 записывается код и = 8 (с учетом состояния m разрядов счетчика 2, 2 =- 2Э = 8), при последующем вычитании единицы состояние его изменяется до n = О. Данное состояние

n = О, К = 2 заносится в регистр 16.

Такач образом, выходной код n + К +

+ ОР 0,5 = О + 2 + О = 2 .Дискрет .

20 На фиг. 3 представлены временные диаграммы работы преобразователя для случая, когда величина угла равна

2,5 дискретам. При этом триггер 9 устанавливается в единичное состояние, и сигнал сброса фазового дискриминатора 11 проходит через D-триггер 18 с задержкой на один такт относительно исходного, элемент И 19, элемент

ИЛИ-НЕ 22 (фиг. 2м), однако после синхронизации на триггере 12 длительность временного интервала (по сравнению со случаем на фиг. 2) восстанавливается и счетчик 14 подсчитывает то же количество импульсов. Дальнейшая работа преобразователя происходит аналогично. Выходкой код в этом случае

n + К + О -0,5 = 0 + 2 + 1 0,5 = 2,5 дискреты.

Таким образом, в преобразователе угол — код реализуется комбинированный способ преобразования: старшие и самый младший разряды определяются по методу считывания бегущей метки, младшие разряды — по методу накапли45, вания. Это позволяет понизить частоту переключения разрядов счетчика 2, с которого осуществляется считывание старших разрядов.

Счетчик 15 необходим для восстановления кода, считываемого со счетчика 2 в момент срабатывания старшего из m младших разрядов, до значения, которое- имеет счетчик 2 в момент перехода через ноль выходного сигнала фазовращателя. Если счетчик 15 не использовать, выходной код преобразователя угол — код будет иметь по1 стоянно смещение, равное емкости

Ъ второго счетчика 14. Если смещение

1596ч 61 нуля фазовращателя не существенно для работы преобразователя, вход регистра 16 соединяется с выходом счетчика

2 без счетчика 15.

В предлагаемом устройстве запись

5 кода со счетчика 2 в счетчик 15 производится только для старших разрядов, а следовательно, на пониженной по отношению к генератору частоте, что исключает погрешность считывания, так как в момент записи состояние счетчика не изменяется. Выделение и измерение (на максимальной частоте) временного интервала между переходом через ноль выходного напряжения фазовращателя до переднего фронта сигнала выхода самого старшего из младших разрядов позволяет повысить динамическую точность преобразователя угол — код.

Кроме того, введение триггера младI

Ф

mего разряда предназначенного прежде всего для управления блоком 10 согласования отсчетов, дополнительно повышает точность вдвое за счет определе.ния в какой из полупериодов генератора импульсов происходит переход через ноль напряжения с выхода фазовращателя.

Все это относится к фиксированной, частоте запитки фазовращателя, т.е. к частоте выдачи информации с преобразователя при его фиксированном быстродействии. Так как сам датчик положения — фазовращатель по своему фи- 35 зическому принципу действия нидуктивньп преобразователь и использует для снятия информации частотные методы преобразования сигналов, быстродейст вие и точность взаимосвязаны. При 40 .равных схемных решениях чем выше точность преобразователя, тем ниже быстродействие, и наоборот. Однако многие фазовращатели, например ФВ-67, имеют фиксированное значение частоты питаю- 45 щего напряжения — 2000 + 100 Гц. Определенные требования к быстродействию выдвигают и установки, в которых используются преобразователи угол-код, например электроприводы переменного 50 тока. В отношении точности требования обычно не такие жесткие: она доркна быть не хуже заданной величины. Поэтому положительньпЪ эффект оценивается при фиксированном быстродействии.

Формула изобретения

1. Преобразователь угол — код, со« держащий последовательно соединенные генератор импульсов и первый (n + m)разрядный счетчик, выход которого соединен с входом постоянного запоминающего устройства, выходы которого через первый и второй цифроаналоговыепреобразователи соответственно соединены с соответствующими входами фазовращателя, выход которого через фильтр соединен с входом формирователя импульсов, элемент И, о т л и ч а" ю шийся тем, что, с целью повышения точности преобразователя, в него введены триггер младшего разряда; блок согласования отсчетов, фазовый дискриминатор, триггер синхронизации, блок управления, второй и третий счетчики и регистр, выход формирователя импульсов соединен с одним входом фазового дискриминатора, С-вхо-, дом триггера младшего разряда, выход генератора импульсов соединен с

D-входом триггера младшего разряда, первым входом блока согласования отсчетов, С-входом триггера синхрони зации и одним входом элемента И, выход триггера младшего разряда соединен с вторым входом блока согласо-, вания отсчетов, выход которого соединен с другим входом фазового дискриминатора, один выход которого соединен с D-входом триггера синхрониза- ции, выход которого соединен другим входом элеменита И, выход которого соединен со счетным входом второго счетчика, выходы которого соединены с первой группой входов регистра, другой выход фазового дискриминатора соединен с первым входом блока управления, второй вход которoro подключен к выходу m-го разряда первого счетчика, выходы m младших разрядов которого соединены с группой входов блока управления, а выходы п старших разрядов первого счетчика соединены с соответствующими входами третьего счетчика, выходы блока управления с первого по четвертый соединены соответственно с входом установки третьего счетчика, его входом вычитания, входом записи регистра, входом обнуления второго счетчика, выходы третьего счетчика соединены с второй груп- . пой входов регистра, выход m-го разряда первого счетчика соединен с третьим входом блока согласования,отсчетов, выходы регистра и триггера младпего разряда являются выходами преобразователя.

1596461

1О

2. Преобразователь по и. 1, о т — 3. Преобразователь по и. 1, о т— л и ч а ю шийся тем, что блок л и ч а ю шийся тем, что блок согласования отсчетов содержит триг- управления содержит триггер и дешифгер, инвертор два элемента И вы- ратор, информационные входы которого

Э

5 ходы которых соединены с входами эле- являются группой входов блока, вход мента ИЛИ-НЕ, выход которого являет- синхронизации вторым входом блока, ся выходом блока, С-вход триггера а вход разрешения подключен к выхоявляется первым входом блока, а ду триггера, D-вход которого соедиР-вход третьим входом блока, вход ин- 10 нен с шиной логической единицы, вертора является вторим входом блока С-вход является первым входом блока, и соединен с одним входом первого выходы дешифратора с первого по четэлемента И, другой вход которого под- вертый являются выходами блока с перключен к выходу триггера, D-вход кото- вого по четвертый, а пятый выход дерого соединен с одним входом второго 1 шифратора соединен с R-входом тригэлемента И, другой вход которого под- гера. ключен к выходу инвертора.

1596461 и

П

Р

m а б в

8 д е

t

t

Ф

t

t

1

t а и ,а с

Корректор Л. Пилипенко

Заказ 2917 Тираж 669 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, И-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 а д

Е г д

8 и к л г(Н х

Фиг. 8

Состави мль И. Сидорова

Редактор М. Бандура Техред M.Õoäàíè÷: t

t

t

t

t

1

1

t