Устройство для воспроизведения изображения на матричном экране

Устройство для воспроизведения изображения на матричном экране

Иллюстрации

Показать все

Реферат

 

Изобретение относится к телевидению. Цель изобретения - устранение мерцания яркости быстро изменяющегося изображения. Устройство для воспроизведения изображения на матричном экране содержит блок источников 1 видеосигнала, видеоцифровой преобразователь 2, блок 4 промежуточной памяти, блок 10 управления, блоки 11 и 12 оперативной памяти, блоки 19 декодирования, блоки 21 выходных регистров и блок 24 отображения. Устройство работает в двух независимых режимах: в режиме записи информации в блоки оперативной памяти и в режиме считывания информации из блоков оперативной памяти с последующей разверткой изображения на блоках 24 отображения. Оба процесса совмещены по времени, т.е. в один, например, блоки 11 оперативной памяти происходит запись информации, а с других блоков 12 оперативной памяти - считывание, и наоборот. Цель достигается за счет введения дополнительного цикла развертки. 5 ил., 1 табл.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУ БЛИН

Ф

09) 0 (5ц Н 04 N 5/66

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTGPCH0MY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ fHHT СССР

1 (21) 4306439/24-09 (22) 14.09.87 (46) 30.09,90. Бккл. К 36 (71) Винницкий политехнический институт (72) Г.Д.дорощенков, В.Е ° Качуровский, В.С.Стратиенко и А.В. Чередниченко (53) 621.397(088.8) (56) Авторское свидетельство СССР

¹ 1334395, кл. Н 04 N 5/66, 1986. (54) УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ

ИЗОБРАЖЕНИЯ НА МАТРИЧНОМ ЭКРАНЕ (57) Изобретение относится к телевидению. 11ель изобретения — устранение мерцания яркости быстро из»еняэщегося изображения. Устройство для воспроизведения изображения на »атричном экране содержит блок I источников видеосигнала, видеоииФровой преобра2 зователь 2, блок 4 промежуточной памяти, блок 10 управления, блоки II u

l2 оперативной памяти, блоки 19 декодирования, блоки 21 выходных регистров и блок 24 отображения. Устройство работает в двух независимых режимах: в режиме записи инФормации в блоки оперативной памяти и в режиме считывания инФормации из блоков оперативной. памяти с последышей разверткой изображения на блоках 24 отображения. Оба процесса совмещены по времени, т.е. в одни, например, блоки 1I оперативной памяти происходит запись инФормации, a c других блоков 12 оперативной памяти — считывание, и наоборот. 11ель достигается за счет введения дополнительного цикла развертки. 5 ил., 1 табл, 1596487

Изобретение относится к телевиде- нию и может быть использовано для воспроизведения информации на экране.

Цель изобретения — устранение мерцания яркости быстро изменяюшегося изображения за счет введения дополнительного цикла развертки.

На Фиг. 1 изображена структурная схема устройства для воспроизведения иэображения на матричном экране; на

Фиг. 2 - структурная схема видеоцифрового преобразователя; на фиг. 3 " структурная схема блока промежуточ-. ной памяти, на Фиг..4 - структурная схема блока управления; на Фиг, 5— структурная схеиа блока. отображения. . Устройство для воспроизведения изображения на матричном экране (Фиг.l) .содерщит блок 1 источников видеосигнала, видеоцийровой преобразователь (ВЦП) 2,, информационные выходы 3 видеоцийрового преобразователя, блок 4 промежуточной памяти, .третий выход 5, четвертый выход 6, пятый, выход 7, первый выход 8 и второй выход 9 синхронизации ВЦП, блок ,1 0 управления, N первых блоков ll

I оперативной памяти, И вторых блоков

12 оперативной памяти, адресные вхо- . ды 13 всех N первых .блоков оперативной памяти, адресные входы 14 всех

Б вторых блоков о перативной памяти, первые входы 15 управления всех N первых блоков оперативной памяти, первые входы 16 управления всех Ы вторых блоков оперативной памяти, вторые входы 17 управления N первых блоков оперативной памяти, вторые, входы 18 управления N. вторых блоков оперативной памяти, N блоков 19 декодирования, управляющие входы 20 всех N блоков декодирования, 11 блоков 21 выходных регистров, первые входы 22 синхронизации всех N блоков. выходных регистров, вторые входы 23 синхронизации всех М блоков выходных регистров, Елок 24 отображения, входы 25 развертки блока отображения. .Видеоцифровой преобразователь 2 (Фиг.2) содержит блок 26 выделения . кадровых (КСИ) и строчных (ССИ) синхроимпульсов, счетные триггеры 27, 28 и 29, делители 30 и 31, элемент

ИЛИ 32, элементы ИЛИ-НЕ 33 и 34, элемент И 35, элемент ИЛИ-НЕ 36, эле" мент И 37, коммутаторы 38 и 39, генераторы 40 и 41, аналого-цифровой преобразователь (АЦП) 42.

Блок 4. промежуточной памяти (фиг.3) содержит Х сдвиговых регистров 43, Х сдвиговых регистров 44 и коммутатор 45.

Блок 10 управления (фиг.4) содержит генератор 46, коммутаторы 47 и 48, триггер 49 режима, счетчик 50 блоков памяти, элемент ИЛИ 51, счетчик 52 градаций яркости, коммутатор

53, формирователь 54 конца цикла, коммутаторы 55 и 56, адресные счет-чики 57 и 58, Формирователи 59 и

60 сигналов записи, дешифратор 61, счетчик 62 развертки, дешифратор 63, блоки 64-67 выделения кода, Формирователь 68 цикла развертки, блоки

70 задержки. Блок 24 отображения (йиг.5) содержит N.n.m ячеек 71.

Логика Функционирования коммутаторов представлена в таблице.

Устройство работает следующим образом.

Функционирование предлагаемого

25 устройства состоит иэ двух независимых режимов: режима записи информации в блоки. оперативной памяти и режима считывания информации из блоков оперативной памяти с последую30 шей разверткой изображения на блоках отображения. Оба процесса совмешены по времени, т,е. в одни блоки оперативной памяти (например, в первые блоки 11) происходит запись информации, с других(1 2 )- считывание, и наоборот.

Рассмотрим режим записи информации. Задает режим работы устройства. триггер 49 режима блока 10 управле40 ния. Уровни лог."1" на прямом выходе и лог. "0" на инверсном триггере

49 режима определяют режим записи информации в первые боки 11 и считы.- вание информации с вторых блоков 12

45 оперативной памяти и, наоборот, уровни лог."0" на прямом выходе и лог."1" на инверсном — режим считывания инФормации с первых блоков 1! и записи информации во вторые блоки 12 опе50

Видеосигнал из блока 1 источников видеосигнала поступает на ВЦП 2, где преобразуется в. "цифровой видео.сигнал", представлявший собой па55 раллелъный двоичный код с числом разрядов х, и выделяется на информационных выходах 3. "Пифровой видеосигнал" .предварительно накапливается в блоке 4 промежуточной памяти, 59648

15

25

35

45

55

5 1 представлявшем собой двубуферное устройство памяти на х-разрядных парал" лельно-последовательных регистрах.

Каждый регистр вмещает G слов (здесь под словом понимается одна посылка

"цифрового видеосигнала", т.е. один х-разрядный двоичный код).

Таким образом, каждый буфер блока

4 промежуточной памяти предназначен для хранения информации о яркости

Х. 6 точек изображения. Информация,q накопленная в блоке 4 промежуточной памяти, переписывается в первые б. оки 11 оперативной памяти, причем первые G точек изображения записываются в первую группу первых блоков 11 оперативной памяти; вторые С точек изображения — во вторую группу первых блоков ll оперативной памяти и так дапее, последние G точек изображения — в Х-ю группу первых блоков !1 оперативной памяти. По заполнении первого из группы (У штук) блока оперативной памяти начинает заполняться следукнший блок и так до заполнения последнего Y-го блока оперативной памяти либо до записи полного кадра иэображения.

РаСсмотрим режим записи более подi робно, Входной аналоговый видеосигнал- (Фиг.2) в ВЦП 2 поступает íà A!III

42 и блок 26 выделения КСИ и ССИ.

АЦП 42 преобразует входной видеосигнал в х-разрядный параллельный код синхронно тактам генератора 4), являющегося генератором квантования видеосигнала. KCV. поступает в блок 10 управления, а ССИ слухжт для синхронизации работы ВЦП 2. ССИ "обнуляет" триггеры 27, 28 и 29, при этом лог.

"1" с выхода схемы ИЛИ-HE 33 "запрешает" работу генератора 40, лог."0" с выхода схемы ИЛИ-HE 36 и выхода схемы И 37 запрещают работу коммутатора 39, а лог. "!" и "лог."0" с выходов схемы ИЛИ-НЕ 34 и схемы И 35 соответственно подключают коммутатор

38 на "пропускание" тактовой частоты генератора 41, которая поступает в блок 4 промежуточной памяти (выход 5) и на делитель 30. Делитель 30 (3!) управляемый с переменным коэффициен" том деления. При лог. "0" на управляющем входе он рассчитан на Х С тактов работы, а при лог. " 1" на управ- лявшем входе — íà G»»l тактов работы. . Итак, после "обнуления" триггеров первым тактом генератора 41 вьщеляет7 о ся инФормация о яркости первой точки изображения на выходе AIgl 42, которая по заднему. Фронту тактового сигнала записывается в сдвиговый:регистр

43-1 (Фиг.3). Следуюшим тактом генератора 41 выделяется инофрмация о яркости второй точки изображения, которая записывается в сдвиговый регистр 43-1 на место ранее записанной. первой точки, которая при этом сдвигается во вторые ячейки регистра, и т.д. После Х G такта генератора 41 информация о яркости первой точки изображения оказывается записанной в последних ячейках сдвигового регистра 43-Х. При этом сигнал с выхода делителя 30 переключает счетный триггер 27 в состояние лог. "1", что вызывает появление на выходе схемы ИЛИ

32 лог. "1" и переключение счетного триггера 29 в состояние лог ."1 ". Кроме того, лог. "0" и лог. "I с выходов схемы H|IP.-HE 34 и схемы И 35 соответственно разрешают прохождение тактовых сигналов генератора 40 через коммутатор 38, лог. "1" и лог."0" с выходов схемы ИЛИ-НЕ 36 и схемы

И 37 соответственно — тактовых сигналов генератора 41 через коммутатор

39, а лог. "0" с выхода схемы ИЛИ-НЕ

33 — работу генератора 40. При этом информация, записанная в регистрах

43 — 1...43-Х, выделяется на выходах коммутатора 45 (на управлявшем входе коммутатора 45 уровень лог."1"), по тактам генератора 40 сдвигается дальше (прямой выход генератора 40) и записывается (инверсный выход генератора 40) в соответствуюшие первые блоки 11 оперативной памяти.

В первый момент "разрешения" работы генератора 40 на его инверсном выходе 9 появляется сигнал с уровнем лог. "1", который, поступая в блок

10 управления, вырабатывает сигнал записи инФормации в первые блоки 11 оперативной памяти. Так как на выходах регистров 43-1 43-Х уже имеется информация о яркости соответствующих точек иэображения, то она записывается в соответствующие локи оперативной памяти. Первый тактовый сигнал на прямом выходе генератора 40 сдвигает информацию в регистрах 43-1...

43-Х, а следующий тактовый сигнал с инверсного выхода генератора 40 записывает новую инФормацию в блоки оперативной памяти и так далее. Ин1596487 формация с регистров 43-1...43-$ считывается параллельно,.т.е. одновременно со всех регистров, а так как в исходный момент на выходах регистров уже присутствует информация, то для перезаписи информации в блоки оперативной памяти требуется G-1 тактов. После G-1 такта счетный триггер 27 возвращается в состояние лог."0" и "ждет" окончания цикла sanucu инФормации в регистры 44-1...

44-Х, определяемого счетным триггером 28 (группа схем 28; 31, 36, 37 и 39 работает аналогично группе схем 27, 30, .34, 35 и 38).

Рассмотрим более подробно перезапись инФормации в первые блоки 11 оперативной памяти Допустим, что триггер 49 режима (Фиг.4) находится

B положении прямой выход Jlox ° 1 у инверсный выход — лог "0". КСИ (шина 8) через коммутатор 47 поступает на Р -вход адресного счетчика 57 и обнуляет его. При этом адресный счетчик разрешает запись инФормации в первые ячейки всех N первых блоков

11 оперативной памяти. КСИ обнуляет также счетчик 50 блоков памяти, при, этом уровень лог. "1" с первого выхода дешифратора 61 появляется на выходе коммутатора 53 и разрешает за- . пись информации лишь в первые из Y блоков каждой группы (всего Х групп) первых блоков 11 оперативной памяти, Запустившись от переднего Фронта тактового сигнала, поступившего через коммутатора 48, формирователь 59 вырабатывает сигнал записи, поступающий по входу 15 на первые входы управления первых блоков 11 оперативной памяти, и в первые ячейки соответствующих блоков оперативной памяти записывается информация. Задним фронтом тактового сигнала, поступившего через коммутатор 47 на вход

"+1", адресный счетчик 57 переключается в следующее положение, разрешая запись инФормации в слецуюшие ячейки первых блоков 11 оперативной.па-. мяти, и т.д. По заполнении первых из

Y блоков сигнал с выхода блока 64 выделения кода через коммутатор 55 поступает на вход "+1 счетчика 50 блоков памяти и переключает его в следующее состояние, выбрав тем самым для заполнения вторые из Y блоков, и т.д. до записи всего кадра изображения.

1О

С вторых блоков 12 оперативной памяти в это время считывается ранее записанная информация. В исходный момент КСИ через коммутатор 47 обну ляет адресный счетчик 58 и через схему ИЛИ 51 - счетчик 62 развертки, а счетчик 52 градаций яркости устанавливает в состояние "0...01", которое разрешает Формирование первой градации яркости. Число полных циклов считывания информации из блоков оперативной памяти за период кадра равно числу воспроизводимых. градаций яркости. Каждый считанный код сравнивается в блоках 19 декодирования с кодом счетчика 52 градаций яркости, при этом на выходах блоков 19 декодирования Формируется лог. "1", если значение входного информационного кода равно либо превышает значение кода счетчика 52 градаций яркости, в противном случае формируется лог. "0".

Сигналы с выходов блоков 19 декодирования поступают .на соответствующие блоки 21 выходных регистров, которые состоят из о-разрядного сдвигового регистра и q-разрядного 1араллегьного регистра. Адресный счетчик 58 с каждым тактом генератора 46 увеличивает свое состояние на "1", выбирая следующие ячейки вторых блоков 12 оперативной памяти для считывания информации. Информация накапливается в соответствующих сдвиговых регистрах блоков 21 выходных регистров по тактам того же генератора 46 .(шина 22).

После q считываний на выходе схемы

67 выделения кода появляется сигнал лог. "1", который запускает Формирователь 68 цикла развертки (через коммутатор 56), вырабатывавший сигнал перезаписи информации (шина 23) из сдвиговых регистров в паралельные в блоках 21 выходных регистров.

Счетчик 62 развертки в исходный момент времени обнулен, т.е. разрешает запись информации в первую группу (ц штук) ячеек блоков 24 отображения, Сигнал перезаписи из формирователя 68 цикла развертки поступает на блок 69 задержки, с выхода которого поступает на тактовый вход дешиФратора 63, при этом на первом выходе дешифратора 63 Формируется импульсный сигнал, по которому информация из блоков 21 выходных регистров записывается в соответствующие первые группы ячеек блоков 24 отоб1596487

)О ражения, Затем этот же сигнал пере" записи, задержанный блоком 70 задержки, поступает на вход "+1" счетчика 62 развертки и переводит его в следующее состояние и т.д. до записи информации во все группы ячеек блоков 24 отображения. После записи информации в последние группы ячеек сигнал с последнего выхода дешифратора 63 поступает на Формирователь

54 конца цикла, который вырабатывает сигнал конца цикла считывания. Этот сигнал обнуляет счетчик 62 развертки, адресный счетчик 58 и переводит счет- 15 чик 52 градаций яркости в следующее состояние. Описанный процесс повторяется для следующей градации яркости и т.д. После поступления очередного КСИ триггер 49 режима переклю- 20 чается а IпIоoIлIоaIжKеeнHиHеe: прямой выход— лог."0",инверсный выход -"лог."1", и описанный процесс повторяется, только запись информации производится во вторые блоки 12 оперативной памяти, 25 а считывание — с первых блоков 11 оперативной памяти.

Каждая ячейка 71 блоков отображения состоит иэ элемента памяти (триггер D-òèïà) и светоизлучающего 30 элемента. Длительность свечения светоизлучаюших элементов определяется

Состоянием соответствующих элементов памяти. Так, при первом цикле считывания все элементы памяти устанавливаются в состояние лог. ",1" (кроме соответствующих состоянию "0...00"— уровень черного), при втором считы. вании элементы первой градации яркости (первой после уровня черного), 40 включаются, при третьем считывании выключаются элементы второй градации яркости и т.д, Прн последнем К-ом цикле считывания включенными остаются лишь элементы памяти самой старшей45 градации яркости.

Выбор значений N, Х, У, С, m, п, q определяется Форматом поля иэображения и типом применяемой оперативной памяти, Так как в основу устрой- 50 ства заложены принципы циФровой техники, то данные значения оптимально выбирать кратными 2, где d 1,2,3...

Ы

Например, при Формате изображения

512к512 и оперативной буФерной памяти55 с емкостью 4096 бит, можно выбрать следующие значения: (Х n) (У. ° m) 5 ) 2 т5 1 2

Допустим С 4, q 16, n )28, тогда

Х е ш < 4 — в

512 5)2 и 128

8 n 128 q 16 (8 - число входов блока 24 одной группы развертки), 4096 4096 и 128 отсюда

5)2 512 щ 32

Н = Х 7 * 4 16 64.

Таким образом, устрОйство позволяет обеспечить воспроизведение изображения на матричном экране, причем структура предлагаемого устройства упрощена по сравнению с из- вестным за счет исключения реверсирования развертки.

Формул а и з о б р е т е н и я

Устройство gIJIH воспроизведения изображения на матричном экране; содержащее видеоцифровой преобразователь, вход которого является входом устройства, первый и второй выходы видеоцифрового преобразователя соединены соответственно с первым и вторым входами синхронизации блока управления, N групп первых и вторых блоков оперативной памяти, выходы которых объединены и соединены соответственно с входами N блоков декодирования, выходы которых соединены соответственно с входами N блоков выходных регистров, выходы которых соединены соответственно с инйормационными входами блока отображения, адресные входы всех N первых блоков оперативной памяти объединены поразрядно и соединены с первой группой выходов блока управления, вторая группа выходов которого соединена с объединенными поразрядно адресными входами всех N вторых блоков оперативной памяти, первые входы управления которых объединены и соединены с первым выходом блока управления, первые входы управления всех N первых блоков оперативной памяти объединены и соединены с вторым выходом блока управления, третья группа выходов блока управления подключена к соответствующим управляющим входам каждого иэ N блоков декодирования, третий выход блока управления соединен с первым входом синхронизации каждого

15964

87 12 ным входам блока промежуточной памяти, информационные входы всех Y первых и Y вторых блоков оперативной памяти в каждой из Х групп, где Х

N/Ò, объединены и подключены к соответствуюшим группам выходов блока промежуточной памяти, вторые входы управления N первых блоков оперативной памяти образуют группу из

Y входов и подкгючены к четвертой группе выходов блока управления, вторые входы управления N вторых блоков оперативной памяти образуют группу из Y входов и подключены к пятой группе выходов блока управления, входы развертки блока отображения соединены с шестой группой выходов блока управления.

Уровень. управляющих сигналов

Выходной сигнал

Выходы оммутатор

Первый управляюший вход

Второй управляющий вход е

О

Коммутатор 38 (ВЦП 2) 0

0

Коммутатор 39.(ВЦП.2) 0

lQl ° ° ° IOx

XQ I ° .. Õ0õ

lQ1...10х

xQ1...7Qx

КСИ

Тактовый сигнал генератора 40

КСИ и сигнал конца цикла с выхо да Формирователя

54

Тактовый сигнал генератора 46

QI

Q3 из Я блоков выходйых регистров, четвертый выход блока управления соединен с Вторым входом синхронизации каждого из Я блоков выходных регистров, информационные входы первых и вторых блоков оперативной памяти объединены поразрядно, о т л и ч а ю щ е е с я тем, что, с целью устранения мерцания яркости быстро иэменяюшегося изобра- 10 жения за счет введения дополнительного цикла развертки, в него введен блок промежуточной памяти, первый, второй и третий входы синхронизации которого соединены соответственно с третьим, четвертым и пятым выходами видеоцифрового преобразователя., информационные выходы которого подключены к соответствующим информационКоммутатор 45 1 (блок 4 промежуточ" ной памяти) Коммутатор 47 (блок 10 управле- .1 ния) glor. "0"

Тактовый сигнал генератора 40

Тактовый сигнал генератора 41

Л "0"

Тактовый сигнал генератора 40

Тактовый сигнал . генератора 41

ИнФормационные сигналы с выхода регистра 43-1

Информационные сигналы с выхода регистра 43-Х

PHiÜoðìàöèoHíûå сигналы с выхода регистра 44-1

Информационные сигналы с выхода регистра 44-Х

1596487

14

Выходной сигнал

Коммутатор

Выходы

Первый управлявший вход

Второй управляахщий вход а1

Q3

0А

0 2

Q1

1Q1...1QY

2Q 2QY

201 °,.2QY

Коммутатор 55

Коммутатор 56

Коммутатор 48 (блок 10 управления) Коммутатор 53 (блок управления) Уровень управлявщих сигналов

Продол:кение таблицы

КСИ и сигнал конца цикла с выхода Формирователя 54

Тактовый сигнал генератора 46

КСИ

Тактовый сигнал генератора 40

Тактовый сигнал генератора 40

Лог,"1", J1ol. Il l ff

Тактовый сигнал генератора 40

Сигналы с соответствующих выходов дешиФрвторв 61

Инверсный сигнал конца цикла с выхода Формирователя 54

Инверсный сигнал конца цикла с выхода Формирователя 54

Сигналы с соответству оших выходов дешиФратора 61

Сигнал с выхода схемы 64 выделения кода

Сигнал с выхода схемы 65 вьщеле.ния кода

Сигнал с выхода

67 выделения кода

Сигнал с выхода схемы 66 выделе- ния кода

1596487

)59б487Составитель В. Конев

Техред Л,Олийнык Корректор Л.Пилипенко

Редактор М. Петрова

Заказ 291 8 Тираж 537 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4!5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101