Устройство контроля сопротивления изоляции

Устройство контроля сопротивления изоляции

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электроизмерительной технике и предназначено для автоматического контроля состояния изоляции объектов, содержащих большое количество электрически разобщенных цепей, зашунтированных конденсаторами. Цель изобретения - повышение помехозащищенности. По сигналу с шины 28 обнуления сбрасывается в исходное состояние счетчик переключающего блока 5. Исследуемые цепи 3.1-3.K объекта 2 контроля отключены от блока 9 сравнения. Обнулена ключевая схема 22, обесточено реле 7 с нормально замкнутыми контактируемыми группами 6, 10, 13 и 16. По сигналу с шины 29 запуска, соединенной с первым входом элемента ИЛИ 19, на его выходе появляется импульсный сигнал, поступающий на вход блока 20 задержки, а также на (K+1)-й управляющий вход переключающего блока 5. К первому входу блока 9 сравнения с помощью одной из клемм 1.1-1.K подключается исследуемая цепь 3.1, зашунтированная большой емкостью конденсатора 4.1, а нормально замкнутые контактные группы 6, 10, 13 и 16 реле 7 обеспечивают подключение к выходу источника 14 измерительного напряжения низкоомного делителя напряжения, образованного низкоомными резисторами 8 и 11, причем нижнее плечо делителя, образованное резистором 8, шунтирует на корпус исследуемую цепь 3.1. Пройдя через элемент НЕ 30, сигнал обнуляет также триггер 26, который готовит элемент И 18 для пропускания сигналов с выхода блока 9 сравнения. Устройство содержит также задатчик 25 времени выдержки, источник 17 опорного напряжения, дешифратор 34, блок 35 сигнализации, сигнальные индукторы 31 и 32. 8 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU „„1597770

Al (Si)S С 01 R 27/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Фа21

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЦТИЯЬ

ПРИ ГКНТ СССР

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ (21) 4438713/24-21 (22) 08. 06. 88 (46) 07. 10. 90. Бюл. N - 37 (72) В.Е. Выборнов и Е.В.Мельцер (53) 621.317.333 (088.8) (56) Авторское свидетельство СССР

М - 1310747, кл. G 01 R 27/14, 1984, Авторское свидетельство СССР

9 1357870, кп. G 01 R 27/18, 1985 ° (54) УСТРОЙСТВО КОНТРОЛЯ СОПРОТИВЛЕНИЯ ИЗОЛЯЦИИ (57) Изобретение относится к электроизмерительной технике и предназначено для автоматического контроля состояния изоляции объектов, содержащих большое количество электрически разобщенных цепей, зашунтированных конденсаторами. Цель изобретения—

2 повышение помехозащищенности. По сигналу с шины 28 обнуления сбрасывается в исходное состояние счетчик переключающего блока 5. Исследуемые цепи

3.1-3.К объекта 2 контроля отключены от блока 9 сравнения. Обнулена ключевая схема 22, обесточено реле 7 с нормально замкнутыми контактируемыми группами б, 10, 13 и 16. По сигналу с шины 29 запуска, соединенной с первым входом элемента ИЛИ 19, на его выходе появляется импульсный сигнал, поступающий на вход блока 20 задержки, а также на (К+1)-й управляющий вход переключающего блока 5. К первому входу блока 9 сравнения с помощью одной из клемм 1. 1 — 1.К подключается исследуемая цепь 3. 1, зашунтирован1597770

10 г ная большой емкостью конденсатора

4.1, а нормально замкнутые контактные группы 6, 10 13 и 16 реле 7 обеспечивают подключение к выходу источника 14 измерительного напряжения низкоомного делителя напряжения, образованного низкоомными резисторами 8 и 1.1, причем нижнее плечо делителя, образованное резистором 8, шунтирует на корпус исследуемую

Изобретение относится к электроизмерительной технике и предназначено для автоматического контроля сос/ тояния изоляции объектов, содержащих большое количество электрически ра- 20 зобщенных цепей, зашунтированных конденсаторами.

Цель изобретения — повышение помехозащищенности.

На фиг.1 приведена структурная 25 схема устройства контроля сопротивления изоляции; на фиг.2 — функциональная схема блока сравнения; на фиг.3 — функциональная схема переключающего блока; на фиг.4 — функциональ"30 ная схема ключевой схемы; на фиг.5— функциональная схема задатчика выдержки времени; на фиг.6 — функциональная схема блока задержки; на фиг.7 временные диаграммы работы устройства и его основных узлов; на фиг.8 — схема, илюстрирующая путь прохождения тока утечки от источника первичного питания.

УстРойство KQHTPQJIH coIIPQTHBJIeHHJI 40 изоляции содержит клеммы 1,1 — 1.К для подключения объекта 2 контроля, содержащего К исследуемых цепей 3.1З.К, зашунтированных конденсаторами

4.1-4.К соответственно. Клеммы 1.1- 45

1;К для подключения объекта 2 контроля подключены к соответствующим К входам переключающего блока 5, первый (сигнальный) выход которого через последовательно соединенные нормально замкнутую контактную группу 6 реле

7 и низкоомный резистор 8 соединен с общей шиной. Первый выход переключающего блока соединен также с первым входом блока 9 сравнения и через последовательно соединенные нормально замкнутую контактную группу 10 и реле

7 и ниэкоомный резистор 11 — с вторым входом блока 9 сравнения. Второй вход цепь 3.1. Пройдя через элемент НЕ 30, сигнал обнуляет также триггер 26, который готовит элемент И 18 для пропускания сигналов с выхода блока 9 сравнения. Устройство содержит также задатчик 25 времени выдержки, источник 17 опорного напряжения, дешифратор 34, блок. 35 сигнализации, сигнальные индукторы 31 и 32. 8 ил. блока 9 сравнения через хронирующий конденсатор 12 соединен с общей шиной, а через нормально замкнутую контактную группу 13 реле 7 — с положительным плюсом источника 14 измерительного напряжения, третий вход блока

9 сравнения соединен через хронирующий конденсатор 15 с общей шиной, а через нормально замкнутую контактную группу 16 реле 7 — с положительным полюсом источника 17 опорного напряжения. Отрицательные полюса источников 14 и 17 напряжения соединены с общей шиной, выход блока 9 срав-, нения соединен с первым входом элемента И 18, выход которого соединен с вторым входом элемента ИЛИ 19, выход которого соединен с (К+1) -й (управляющим) входом переключающего блока 5, входом блока 20 задержки и вторым входом 21 ключевой схемы

22, первый вход 23 которой соединен с выходом блока 20 задержки, первый выход 24 ключевой схемы 22 через задатчик 25 выдержки времени соединен с установочным S-входом RS-триггера 26, второй выход 27 ключевой схемы 22 соединен с первым выводом обмотки реле 7, второй вывод которой соединен с общей шиной. Шина 28 обнуления соединена с (К+2)-й входом (установки нуля) переключающего блока

5 и третьим входом (установки нуля) ключевой схемы 22. Шина 29 запуска соединена с первым входом элемента

ИЛИ 19, а через элемент НЕ 30 с

R-входом RS-триггера 26. Инверсный

Q выход триггера 26 соединен с вторым входом элемента И 18 и с первым выводом сигнальной лампочки 3 t прямой Q выход триггера 26 соединен с первым выводом сигнальной лампочки

32, вторые выводы сигнальных лампочек соединены с положительной шиной

15977

70 второй — третим входом (установки нуля) ключевой схемы 22, а выход через элемент НЕ 47 соединен с R-входом

RS-триггера 49, установочный S-вход которого через элемент НЕ 48 соединен с первым входом 23 ключевой схемы 22.

База транзистора 50 через резистор

52 соединена с прямым Q-выходом RSтриггера 49, коллектор транзистора

50 является первым выходом 24 ключевой схемы 22, а коллектор транзистора 51 является вторым выходом 27 ключевой схемы 22. Задатчик 25 выдержки времени (фиг, 5) с одержит эл емент

НЕ 57, одновибратор 58 с внешними времязадающими резисторами 59 и конденсатором 60, одновибратор .61 с внешними времязадающими резистором

62 и конденсатором 63.

Блок 20 задержки (фиг.б) содержит одновибратор 64 с внешними времязадающими резистором 65 и конденсатором 66, одновибратор 67 с внешними времязадающими резистором 68 и конденсатором 69.

Устройство контроля сопротивления изоляции работает следующим образом.

После подачи сигнала на шину 28 обнуления счетчик 44 переключающего блока 5 обнуляется, на выходах 45, 145. (Ь+1) дешифратора 45 присутствуют сигналы уровня логической "1", все реле 46 обесточены и их нормально разомкнутые контакты 46.2-46 Ь не подключают ни одну из исследуемых цепей 3. 1-3.К объекта 2 контроля к первому входу блока 9 сравнения.

Кроме того, обнулена ключевая схема

22 по третьему входу (установки нуля), обеспечивая срабатывание RS-триггера

49 в такое состояние, когда íà его прямом Q-выходе сигнал уровня логического "0". При этом транзисторы

50 и 51 кпючевой схемы 22 будут закрыты, реле 7 обесточено, а на первом выходе 24 ключевой схемы 22 будет сигнал уровня логической "1". При обесточенном реле 7 к выходам источников 14 и 17 измерительного и опорного напряжений соответственно будут подключены хронирующие конденсаторы 12 и 15, которые в период нахождения нормально замкнутых контактных групп реле заряжаются до величины напряжений указанных источников

14 и 17.

После поДачи сигнала "Пуск" на шину 29 запуска, на первый вход

33 питания, M информационных входов дешифратора 34 соединены с соответствующими И информационными выходами переключающего блока 5, а N выходов дешифратора 34 соединены с соответствующими N входами блока 35 сигнализации.

Блок 9 сравнения (фиг.2) содержит компаратор 36 с высокоомными резисторами 37 и 38 на входах. В качестве нагрузки используется резистор 39.

Переключающий блок 5 (фиг.3) содержит элемент ИЛИ 40, элементы НЕ 41 и 42, одновибратор 43, двоично-десятичный счетчик 44 с подключенным на выходе дешифратором 45 двоично-десятичного кода в десятичный код, имеющий (L+1) выходов 45.1 — 45 (Ь+1) .

К L выходам дешифратора 45 подключены первые выводы обмоток реле 46, вторые выводы которых соединены с положительной шиной питания. Последний (L+1)-й выход дешифратора 45 подключен через элемент НЕ 41 к первому входу элемента ИЛИ 40, второй вход которого соединен с (К+2)-м входом (установки нуля) переключающего блока 5, а выход через одновибратор 43 соединен с обнуляющим входом счетчи- -3О ка 44, счетный С-вход которого соединен с (К+1)-м (управляющим) входом переключающего блока 5 через второй элемент НЕ 42. Переключающиеся контакты каждого реле 46, соединенные З5 вместе, образуют сигнальный выход переключающего блока 5, а замыкающиеся контакты — входы от 1 до К.

Выходы двоична-десятичного счетчика кроме того образуют информационные 40 выходы от 1 до M переключающего блока 5. Одновибратор 43 предназначен для формирования импульса обнуления уровня логической "1" заданной длительности из сигналов, поступающих 45 либо с (К+2)-ro входа (установки нуля) переключающего блока 5, либо с (Ь+1)-ro выхода дешифратора 45 чер ез п ер вый эл емент НЕ 4 1 . Д е шифр а тор

45 преобразует двоично-десятичный 50 код счетчика 44 в десятичный код типа "бегущего нуля" °

Ключевая схема 22 (фиг.4) содержит элементы НЕ 47 и 48, RS-триггер 49, транзисторы 50 и 51, резисторы 52-54, 55 обеспечивающие заданные режимы работы транзисторов, демпфирующий диод 55, элемент ИЛИ 56, первый вход которого является входом 21 ключевой схемы 22, 1597770 элемента ИЛИ 19, на его выходе (фиг.7в) появляется импульсный сигнал уровня логической "1" с длительностью, определяемой временем подачи сигнала

"Пуск", который поступает на вход блока 20 задержки, а также на (К+1) -й (управляющий) вход переключающего блока 5 и далее через связанный с ним элемент НЕ 42 — на счетный С-вход 10 счетчика 44. В результате воздействия переднего фронта этого импульса запуска на первом входе 45.1 дешифратора 45 появляется сигнал уровня логического "0", обеспечивающий срабатывание реле 46.1 (фиг.7л) и подключение к первому входу блока 9 сравнения исследуемой цепи 3.1, зашунтированной большой емкостью конденсатора 4.1. При этом нормально замкну- 2р тые контактные группы 10, 13 и 16 реле Т, находящиеся в исходном состоянии, как показано на фиг.1, обеспечивают подключение к выходу источника 14 измерительного напряжения 25 низкоомного делителя напряжения, образованного низкоомными резисторами 8 и 11, причем нижнее плечо делителя (резистор 8) шунтирует на корпус исследуемую цепь 3.1. В результате происходит ускоренный заряд емкости конденсатора 4.1, шунтирующего исследуемую цепь 3.1, через низкоомный резистор 11.

Кроме того, сигнал "Пуск", про" ходя через элемент НЕ 30, обнуляет

RS-триггер 26, который своим выходным сигналом уровня логической "1" на инверсном Q-выходе (фиг.7г) готовит элемент И 18 для пропускания сиг- 40 налов с выхода блока 9 сравнения, Заряд шунтирующего конденсатора

4.1 происходит до величины напряжения (фиг,7п), определяемого низкоомным делителем напряжения и соответствующего значению менее опорного напряжения (на величину абсолютной погрешности устройства). Опорное напряжение подается на третий вход блока сравнения и связанный с ним инвертирующий вход компаратора 36.

Спустя непродолжительное время, установленное в блоке 20 задержки (фиг,7з), в течение которого полностью производится ускоренный заряд шунтирующего конденсатора 4.1, на выходе блока 20 задержки формируется импульсный сигнал уровня логической "1", (фиг.7и), который поступает на первый вход 23 ключевой схемы 22. Этот положительный импульсный сигнал, пройдя через элемент

НЕ 48, обеспечивает опрокидывание

RS-триггера 49 в ключевой схеме 22 таким образом, что на его выходе появляется сигнал уровня логической

"1" (фиг. 7д), обеспечивающий срабатывание транзистора 50 и 51 ключевой схемы 22. В результате открывания тр ан зист ор а 51 сра 6 а тыва ет р ел е 7.

При этом все четыре нормально замкнутые контактные группы 6, 10, 13 и 16 реле 7 размыкаются, в рез.ультате чего от второго и третьего входов блока 9 сравнения отключаются выходы источников измерительного 14 и опорного 17 напряжений, но остаются указанные входы блока 9 сравнения под напряжением заряженных хронирующих конденсаторов 12 и 15. Кроме того, из-за размыкания нормально замкнутых контактных групп 6 и 10 реле 7 объект 2 контроля отключается от воздействия низкоомного резисторного делителя напряжения и исследуемая цепь 3.1 предоставляется на установление в ней фактического напряжения путем дозаряда шунтирующего конденсатора 4.1 через высокоомный резистор 37 блока

9, соответствующего реальной величине сопротивления изоляции (фиг.7п) °

В результате открывания транзистора

50 в ключевой схеме 22 на ее первом выходе 24 (связанном с коллектором транзистора 50) появляется сигнал уровня логического "0" (фиг.7е), который запускает задатчик 25 выдержки времени. Последний устанавливается на предельно возможную продолжительность выдержки времени (фиг.7м), обеспечивающую полное завершение переходного зарядного процесса в исследуемой цепи 3.1. В период шунтирования и сразу после расшунтирования исследуемой цепи 3. 1 на выходе блока 9 сравнения имеется сигнал уровня логического "О" (фиг.7р), что соответствует признаку пониженного сопротивления изоляции относительно заданного порогового уровня, определяемого (в период шунтирования цепи) источником 17 опорного напряжения и высокоомным резистором 38 блока 9 сравнения. В период расшунтирования исследуемой цепи от воздействия низкооомного резисторного делителя напряжения (в период контроля сопротив1597770

10 ления изоляции) в устройстве одновременно отключаются от второго и третьего входов блока сравнения соответственно источники 14 и 17 измерительного и опорного напряжений. Следовательно, в период расшунтирования заданный пороговый уровень определя1 ется высокоомным резистором 38 и имитатором источника 17 опорного напря- 1О жения — хронирующим конденсатором

15, заряженным в период обесточенного реле 7 (названного периодом шунтирования). Отключение от второго и третьего входов блока 9 сравнения 15 (в период контроля сопротивления изоляции) источников 14 и 17 измерительного и опорного напряжений соответственно при обеспечении контроля сопротивления изоляции за счет 20 напряжений, имеющихся на заряженных конденсаторах 12 и 15, позволяет устранить причины появления наводок от первичной сети переменного тока путем разрыва токов утечек, протекающих через высокоомные резисторы

37 и 38 блока 9 сравнения и соизмеримые величины межобмоточного сопротивления изоляции силового трансформатора (фиг.8), 30

Если сопротивление изоляции исследуемой цепи больше допустимого порога, то спустя некоторое время, затраченное на дозаряд шунтирующего конденсатора 4.1 от хронирующего конденсатора 12 (имитирующего ист очник 14 и эмерит ель ног о напряжения) через высокоомный резистор 37 в блоке

9 сравнения (фиг. 7а), на его выходе появляется сигнал уровня логической 40

"1" (фиг.7р) по времени ранее окончания контроля, которое определяется задатчиком 25 выдержки времени (фиг. 7ф) .

Этот сигнал поступает на (К+1)-й 45 (управляющий) вход переключающего блока 5, на вход блока 20 задержки и на второй вход 21 ключевой схемы

22 через первый вход открытого элемента И 18 и второй вход элемента 50

ИЛИ 19 (фиг.7с,в) . Передний фронт этого .сигнала считывается счетчиком

44 переключающего блока 5, далее информация счетчика дешифрируется таким образом, что на выходе дешифратора 45 происходит сдвиг сигнала уровня логического "0" с первого

45.t на второй 45.2 выход, тем самым обесточивается реле 46. 1и срабатывает реле 46.2 в переключающем блоке 5 (фиг. 7 л,м) . Таким образом, происходит отключение первой исследуемой цепи, изменяется выходной сигнал блока 9 сравнения на уровень логического "0" (фиг .7п) и подключается вторая исследуемая цепь, у которой шунтирующий конденсатор 4.2 разряжен.

Изменение выходного сигнала блока 9 сравнения с уровня логической "1" при контроле предыдущей исследуемой цепи с допустимым сопротивлением изоляции до уровня логического "0" (фиг.7п) при отключении этой цепи и подключении следующей, у которой шунтирующий конденсатор разряжен) способствует образованию на выходе блока 9 сравнения импульсных сигналов уровня логической "1", которые, проходя через элементы И 18 и ИЛИ 19, являются запускающими импульсами блока 20 задержки, обнуляющими для ключевой схемы 22 и счетными для счетчика

44 в переключающем блоке 5 (фиг.7р, с.в) . Таким образом, происходит досрочное окончание цикла контроля первой исследуемой цепи и переход блоками переключения 5, задержки 20, ключевой схемы 22 и эадатчиком 25 выдержки времени к контролю очередной цепи.

После обнуления ключевой схемы 22 импульсным сигналом, поступающим на второй вход 2t на выходе RS-триггера 49 устанавливается сигнал уровня логического "0", (фиг.7д), который обеспечивает запирание транзисторов

50 и 51 и обесточивание реле 7. Тогда снова происходит подключение выходов источников измерительного 14 и опорного 17 напряжений к второму и третьему входам блока 9 сравнения, а также к хронирующим конденсаторам

12 и !5 соответственно для их заряда.

В случае, когда сопротивление изоляции исследуемой цепи меньше допустимого значения, сигнал уровня логического "0" на выходе блока 9 сравнения сохраняется в течение всего периода, определяемого задатчиком 25 выдержки времени (фиг.7, п,т). В конце периода выдержки времени с выхода задатчика

25 (выхода Ц второго одновибратора

61) поступает импульсный сигнал уровня логического "0" (фиг.7ф) свидетельствующий о том, что за время, определяемое задатчиком 25, напряжение на исследуемой цепи не достигло

1597770 порогового уровня (фиг.7п), т.е. сопротивление изоляции этой цепи, например третьей, меньше заданного допустимого значения. При формировании выходного импульса задатчиком

25 выдержки времени RS-триггер 26 опрокидывается и на его выходах Q u (Q устанавливаются сигналы уровней соответственно логического "О" 10 (фиг. 7г) и логической "1". При этом

1гаснет сигнальная лампочка 32 "В норме", загорается лампочка 31 "Меньше" (фиг. 7ц), регистрирующая заниженное сопротивление изоляции исследуемой 15 цепи. Кроме того, сигнал с выхода

Q RS-триггера 26 уровня логического

11 1t

О закрывает элемент И 18 для прохождения через него и элемент ИЛИ 19 очередных импульсных сигналов с вы- 20 хода блока 9 сравнения. Происходит

l. останов автоматического контроля сопротивления изоляции. Счетчик 44 в переключающем блоке 5 фиксирует свое состояние, а дешифратор 34 и блок 35 сигнализации регистрируют номер цепи с забракованным сопротивлением изоляции.

Для обеспечения продолжения автоматического контроля остальных ис- 30 следуемых цепей подачей сигнала "Пуск" на шину 29 (фиг,7б) RS-триггер 26 снова устанавливается в исходное состояние. На его выходах Q u Q устанавливаются сигналы уровней соот- "5 ветственно логической "1" (фиг.7г) и логического "0". При этом гаснет сигнальная лампочка 31 "Меньше" и загорается лампочка 32 "В норме". Кроме того, сигнал с выхода Q RS-триггера gp

26 уровня логической "1" снова обеспечивает разрешение прохождения через элемент И 18 очередных импульсных сигналов с выхода блока 9 сравнения.

Задатчик 25 выдержки времени формирует на своем выходе (выходе 0 одновибратора 61) задержанный импульсный сигнал только в том случае, если во время формирования задержки одновибратором 58, на его входе не произойдет изменение сигнала с переходом в исходное состояние с ни з ког о на высокий уровень. Если же во время формирования задержки одновибратором

58, на его входе произойдет изменение сигнала в исходное состояние, то одновибратор 6 1 закрывается по

R-входу инвертированным сигналом низкого уровня.

Следовательно, при появлении на выходе блока 9 сравнения сигнала уровня логической "1" (соответствующего признаку сопротивления изоляции исследуемой цепи более заданного предела) до момента окончания выдержки времени задатчика 25, на его выходе не будет формироваться импульс уровня логического "0" (фиг.7а), поэтому RS-триггер 26 по-прежнему будет находиться в исходном состоянии, при котором на его Q-выходе сохраняется сигнал уровня логической "1", обеспечивающий прохождение через эле" менты И 18 и 19 сигналов уровня логической "1" с выхода блока 9 сравнения при контроле очередных исследуемых цепей (фиг.7р,с,в) .

Одновременно с переключением исследуемых цепей производится регистрация их номеров в виде цифр на блоке 35 индикации, работающем от дешифратора 34, подключенного к информационным выходам счетчика 44 в переключающем блоке 5.

Разрыв цепи тока утечки через межобмоточное сопротивление изоляции полностью устраняет причины появления наводок первичной сети на входах, а значит и на выходе блока сравнения, вследствие чего повышается помехозащищенность устройства.

Формула и з обр ет ения

Устройство контроля сопротивления изоляции, содержащее источники измерительного и опорного напряжений, К клемм для подключения К исследуемых цепей, зашунтированных конденсаторами, последовательно соединенные переключающий блок, блок сравнения и элемент И, последовательно соеди.— ненные элемент ИЛИ, блок задержки, ключевую схему и задатчик выдержки времени, а также реле, К клемм для подключения объекта контроля соединены с соответствующими К входами переключающего блока, первый выход которого через последовательно соединенные первую нормально замкнутую контактную группу реле и первый низкоомный резистор подключен к общей шине, а через последовательно соединенные вторую нормально замкнутую контактную группу реле и второй низкоомный резистор — с- вторым входом блока сравнения, второй вход элемен1597770

14 та ИЛИ соединен с шиной запуска, выход элемента ИЛИ соединен с вторым входом ключевой схемы и с (K+1)-м (управляющим) входом переключающего блока, второй выход ключевой схемы соединен с первым выводом обмотки реле, второй вывод которой соединен с общей шиной, шина обнуления соединена с третьим входом ключевой схемы и (К+2)-м входом переключающего блока, о т л и ч а ю щ е е с я тем, что, с целью повышения помехозащищенности, в него введены дешифратор, блок индикации, два хронирующих конденсатора, два сигнальных индикатора, элемент

НЕ, RS-триггер и третья и четвертая нормально замкнутые контактные группы реле, положительный полюс источника измерительного напряжения через gg третью нормально замкнутую контактную группу реле соединен с вторым входом блока сравнения, и первой обкладкой первого хронирующего конденсатора, положительный полюс источ- 25 ника опорного напряжения через четвертую нормально замкнутую контактную группу реле соединен с третьим входом блока сравнения к первой обкладкой второго хронирующего конденсатора, вторые обкладки первого и второго хронирующих конденсаторов и отрицательные полюсы источников измерительного и опорного напряжений соединены с общей шиной, шина запуска через элемент НЕ соединена с

R-входом Rs-триггера, S-вход которого соединен с выходом задатчика выдержки времени, инверсный g-выходс- вторым входом элемента И и с первым выводом первого сигнального индикатора, а прямой Я-выход — с первым выводом второго сигнального индикатора, вторые выводы сигнальных индикаторов соединены с положительной шиной питания, М информационных входов дешифратора соединены с соответствующи" ми М выходами переключающего блока, Я выходов дешифратора соединены с

Й входами блока сигнализации.

1597770

q?uz.3 525m

1597770

1597770 иди а. Z8

Ю, 29

1У

8. Оык г. М

y ®

8. У (449) (8s(ref

12 (дых17) (ЗИХА

zo (annex. r

tf. 7 (46.

5 м, " Qua

5 (Ж.4 и

R ги ою

С fg

15 (9$Q (Иц

Щ 8 (6

Х, gg

4. Л

ÄWe eure "юг

"лампаде Л

g,7

1597770

РрИ Рог.8

Составитель 10.Минкин

Техред Л,Олийнык Корректор Т.Малец

Редактор Н.Яцола

Заказ 3051 Тираж 555 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СЧСР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r, Ужгород, ул. Гагарина, 101