Устройство для контроля дискретных сигналов

Устройство для контроля дискретных сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике и используется для поиска неисправностей в логических блоках. Целью изобретения является повышение достоверности контроля. В устройстве по каждому входу введены два одновибратора, две схемы сравнения, три элемента И, триггер, элемент ИЛИ, элемент задержки, что позволяет исключить ложное инвертирование сигналов при наличии импульсных помех. 2 ил.

СОЮЗ СОВЕТСКИХ.

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„. 80„„1597881 (51)5 G 06 F 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ.(21) 4498375/24-24

1 (22) 25.10.88 (46) 07.10.90. Бюл.. № 37 (72) В.Н.Куценко, Н.В.Косинов и И.В.Стахова (53) 681.3 (088.8) (56) Авторское свидетельство СССР

lt 1499347, кл. G 06 F 11/00, 1987. (54) УСТРОЙСТВО ЛЛЯ КОНТРОЛЯ ЛИСКРЕТHb1X СИГНАЛОВ (57) Изобретение относится к автомаИзобретение относится к автоматике и вычислительной технике и может. использоваться для поиска неисправностей в цифровых устройствах.

Целью изобретения является повышение достоверности контроля за счет исключения ложного инвертирования сигналов при наличии импульсных помех.

На фиг. 1 представлена функциональная схема устройства; на фиг. 2— диаграмма его работы.

Устройство содержит группу 1 входов контролируемых сигналов, и каналов, включающих первую схему 2 сравнения, вторую схему 3 сравнения, третий элемент И 4, элемент 5 эадержки, первый одновибратор 6, второй одновибратор 7, первый элемент И 8, второй элемент И 9, элемент ИЛИ 10, триггер 11, блок 12 формирователей импульсов, второй формирователь 13 импульсов, вход 14 задания режима регистрации устройства, группу 15 триггеров, группу 16 элементов И, тике и вычислительной технике и используется для поиска неисправностей в логических блоках, Целью изобретения является повышение достоверности контроля. В устройстве по каждому входу введены два одновибратора, две схемы сравнения, три элемента И, триггер, элемент ИЛИ, элемент задержки, что позволяет исключить ложное инвертирование сигналов при наличии импульсных помех. 2 ил.

:распределитель 17 импульсов, шифратор 18, элемент ИЛИ 19, блок 20 памяти, блок 21 формирования адреса, первый элемент 22 задержки, первый С формирователь ?3 импульсов, вход 24 задания режима считывания, второй элемент 25 задержки, дешифратор 26, блок 27. индикации. СЛ

На фиг. 2 даны следующие обозначе- р ния: а — вход 1 контролируемых сигналов; б — выход элемента 5 задержки; в — выход первого одновибратора

6; г — выход второго одновибратора 7; д — выход первой схемы 2 сравнения; .е — выход второй схемы 3 сравнения; ж — инверсный выход триггера 11; з прямой выход триггера .11; и — выход первого элемента И 8; к — выход второго элемента И 9; л — выход элемента ИЛИ 10. й

Устройство работает следующим образом.

При появлении сигнала "Регистрация" на входе 14 запускается формирователь 13 импульсов, сигнал с кото1597881

35 рого поступает -на входы записи триггеров группы 15 и через элемент И 4 на установочный вход триггера 11. Таким образом, счетные триггеры 11 и группы 15 будут установлены в началь5 ное состояние, соответствующее состояниям контролируемых входов 1 в мо-. мент появления сигнала "Регистрация".

Счгналы контролируемых входов 1 (фиг. 2а) поступают через элемент

5 задержки (фиг. 2б) на одновибраторы

6 и 7, Длительность задержки элемента 5 равна длительности цикла опроса распределителя 1? импульсов.

Одновибраторы 6 и 7 формируют короткие импульсы по каждому перепаду сигналов на контролируемых входах 1, при этом первый одновибратор 6 срабатывает по переднему фронту изменения 20 сигнала и его прямой выход соединен с вторым входом первой схемы 2 сравнения, а второй одновибратор 7 срабатывает по заднему фронту изменения сигнала на контролируемом входе 1 и его инверсный выход соединен с вторым входом второй схемы 3 сравнения. Дли-, тельность импульсов, формируемых одновибраторами 6 и 7, должна быть

4 меньше . и достаточной для срабатывания схем 2 и 3 сравнения. Таким образом, при изменении сигнала на контролируемом входе 1 (фиг. 2а) с логического нуля в логическую единицу через время, на которое задерживаются сигналы на контролируемом входе 1 (фиг. 2б), на выходе пер.— . вого одновибратора 6 формируются короткие импульсы с уровнем логической единицы (фиг. 2в), а при изменении сигнала на контролируемом входе 1 (@иг. 2а) с логической единицы в ло гический нуль через время формируются короткие импульсы с уровнем логического нуля (фиг, 2г), что обес- „ печивает. выделение фронтов контролируемых сигналов. Сигналы с выходов одновибраторов 6 и 7 поступают на схемь 2 и 3 сравнения и сравниваются йо логическо у уровню с сигнала " на 50 соответствующем контролируемом входе 1 (фиг. 2а).

При совпадении сигналов на выходе схем 2 и 3 формируются импульсы с уровнем логической единицы и при несовпадении на выходе схем 2 и 3 форl

1 мируются сигналы с уровнем логическо, го нуля (фиг. 2д, е) . При этом, если на контролируемом входе 1 (фиг. 2а) произошло изменение сигнала с уровня логического нуля на логическую единицу и длительность сигнала с уровнем логической единицы после этого изменения больше, то при появлении импульса с уровнем логической единицы на выходе первого одновибратора 6 (фиг, 2в) через время с от начала изменения сигнала на контролируемом входе 1 на контролируемом входе 1 уровень сигнала еще не изменится и будет соответствовать уровню логической единицы, т.е. на обойх входах первой схемы 2 сравнения будут сигналы с уровнем логической единицы, и, как результат, на выходе схемы 2 сравнения сформируется импульс с уровнем логической единицы (фиг. 2д).

Таким образом, первые одновибраторы

6, элементы 5 задержки и схемы 2 сравнения каждого контролируемого входа 1 устройства позволяют выделить только те изменения сигналов на контролируемых входах 1 с логического нуля на логическую единицу, для которых длительность сигнала с уровнем логической единицы после этого изменения будет больше .С ; и не фиксируют изменения, длительность сигналов после которых меньше что позволяет повысить в режиме счи-, тывания достоверность контроля за счет исключения ложного инвертирования группы триггеров 15 при наличии. импульсных помех. В случае, если на контролируемом входе 1. (фиг. 2а) цро.— изошло изменение сигпала с уровня логической единицы на логический нуль и длительность сигнала с уровнем логического нуля после этого изменения больше „, то при появлении импульса с уровнем логического нуля на выходе второго одновибратора 7 (фиг. 2г) через время Г от начала изменения сигнала на контролируемом входе 1 на последнем уровень сигнала еще не изменится и будет соответствовать уровню логического нуля, т.е. на обоих входах второй схемы 3 будут сигналы" с уровнем логического нуля и, как результат, на выходе схемы 3 формируется импульс с уровнем логической единицы (фиг. 2е). Таким образом, вторые однонибраторы 7, элементы 5 задержки и схемы 3 каждого контроли- руемого входа 1 позволяют выделить только те изменения сигналов на контролируемых входах 1 с логической еди1597881

40

55 ницы в логический нуль, для которых длительность сигнала с уровнем логического нуля после этого изменения будет больше с, и не фиксировать изменения, длительность сигналов после которых меньше 1,, что позволяет повысить достоверность контроля за счет исключения ложного инвертирования группы триггеров 15 при наличии импульсных помех.

Сигналы с выходом схем 2 и 3 сравнения поступают на первые входы элементов И 8 и 9, которые при наличии на вторых входах значения логической единицы с соответствующего выхода триггера 11 пропускают сигналы об изменениях на контролируемых входах на элемент ИЛИ 10 или блокируют. При этом триггер 11 изменяет свое состояние на противоположное при наличии импульса на выходе элемента ИЛИ 10.

Так, например, если в момент появления сигнала "Регистрация на контролируемом входе 1 (фиг. 2а) сигнал был с уровнем логического нуля, то . на прямом выходе триггера 11 будет сигнал с низким уровнем (фиг. 2з), а на инверсном выходе — с высоким (фиг. 2ж), что позволяет блокировать прохождение сигнала с выхода второй схемы 3 сравнения, свидетельствующе го об изменении сигнала на контролируемом входе 1 с уровнем логической единицы в уровень логического нуля (фиг, 2к), и. пропустить сигнал с выхода первой схемы 2, свидетельствующий об изменении контролируемого сигнала с уровня логического нуля на уровень логической единицы (фиг. 2и).

Таким образом, триггер 11 позволяет дальнейшее прохождение только того сигнала об изменении информации на контролируемом входе 1, которое свидетельствует об изменении контролируемого сигнала на противоположный относительно значения, в которое установлен триггер 11, что позволяет . исключить импульсы о наличии изменений, которые сформируются с выходов схем 2 и 3 сравнения (фиг. 2д, е) в ситуациях, когда после короткого импульса, вызванного импульсной помехой, следует сигнал с противоположным логическим уровнем и длительностью, большей 7, что позволяет повысить достоверность. контроля за счет исключения ложного инвертирования сигналов при наличии импульсных помех.

Имнульсы с выхода элемента ИЛИ 10 запускают блок 12 формироватеЛей импульсов, формирующий импульсы длительностью, в N раз большей, чем длительность такта распределителя импульсов 17. При наличии на соответствующем выходе распределителя 17 импульсов и на соответствующем выходе блока 12 формирователей импульсов сигналов единичного значения, имI пульс единичного значения поступает через соответствующий элемент И 16 группы на шифратор 18. Шифратор 18 формирует код линии, на которой произошло изменение уровня входного сигнала, Импульсы с элементов И 16 поступают также на элемент ИЛИ 19, единичное значение на выходе которого свидетельствует об изменении логического значения сигнала на одном из контролируемых входов 1 и необходимости увеличения на единицу. значения адреса блока 21 формирования адреса.

По сформированному адресу код с выхода шифратора 18 записывается в блок

20 памяти при наличии разрешающего сигнала на входе записи с выхода элемента 22 задержки, длительность которого определяется длительностями задержек шифратора 18 и блока 21. Считывание из блока 20 памяти записанной информации с целью ее последующего анализа происходит при наличии сигнала "Считывание" на входе 24, разрешающего работу формирователя 23 импульсов, импульс с которого изменяет значение адреса блока 21 формирования адреса на единицу и поступает через второй элемент 25 задержки на управляющий вход считывания блока 20. Считанные коды номеров контролируемых входов поступают на дешифратор 26, сигнал единичного значения с соответствующего выхода которого поступает на счетный вход счетного триггера .

i5 группы, изменяя его состояние на прбтивоположное. Информация со счетных триггеров 15 поступает на блок

27 индикации.

Таким образом, устройство для контроля дискретных сигналов за счет ввода отличительных признаков позволяет исключить ложное инвертирование сигналов при наличии импульсных помех, что обеспечивает повышение дос1597881 товерности контроля сигналов контролируемых входов.

Формула изобретения

Устройство для контроля дискретных сигналов, содержащее блок питания> два элемента задержки, элемент

ИЛИ., блок 4цэрмирования адреса, два формирователя импульсов, блок формирователей импульсов, блок индикации, распределитель импульсов, группу элементов И, шифратор, дешифратор, группу триггеров, причем выходы распределителя импульсов подключены к первым входам элементов И группы, выходы которых соединены с соответствующими входами элемента ИЛИ и входами шифратора, группа выходов которого сое,динена с группой информационных входов блока памяти, группа адресных входов которого соедИнена с группой выходов блока формирования адреса, первый и второй входы синхронизации которого соединены соответственно с выходом элемента ИЛИ и выходом пер.вого формирователя импульсов, выходы элемента ИЛИ и первого формирователя импульсов через первый и второй эле,менты задержки соединены соответственно с входами записи и чтения блока памяти, группа выходов которого соединена с группой входов дешифра тора, выходы которого соединены со счетными входами соответствующих триггеров группы, информационные входы которых соединены с входами контролируемых сигналов устройства, входы записи триггеров группы соединены с выходом, второго формирователя импульсов, входы первого и второго формирователей импульсов являются соответственно входами задания режимов считывания и регистрации устройства, вьходы триггеров группы сое5 динены с группой входов блока индикации, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, выходы блока формирователей импульсов соединены с вторыми входами элементов И группы, в устройство введены и каналов (n — число контролируемых сигналов), каждый из которых содержит элемент задержки, три элемента И, элемент ИЛИ, две схемы сравнения, два одновибратора, триггер, причем в каждом канале информационный вход устройства. подключен к первому входу первого элемента И и через элемент задержки к входам первого и второго одновибраторов, выходы которых соединены с первыми входами соответствующих схем сравнения, выходы которых соединены с первыми входами соответственно второго и третьего элемен-, 25 тов И, выходы которых подключены к входам элемента ИЛИ, выход которого соединен с тактовым входом триггера и соответствующим входом блока формирователей импульсов, установочный .вход триггера подключен к выходу первого элемента И, инверсный ы прямой выходы триггера соединены с вторыми входами второго и третьего элементов

И соответственно, выход второго формирователя импульсов соединен с Вторым входом первого элемента И кажцого канала, вход второго формирователя импульсов подключен к входу задания режима регистрации устройства, вторые входы первой и второй схем сравнения каждого канала подключены к соответствующему информационному вхо-!

:ду устройства.

1597881

1597881

Составитель И.Сафронова

Техред Л.Олийнык Корректор Л. Бескид

Редактор Л.Гратилло

Закаэ 3056 Тираж 568 Подписное

ВНИИПИ Государственного комитета по иэобретениям и открытиям при ГКНТ СЧСР

1 13035, Москва, Ж-35, Раушская наб., д. 4/5

Проиэводственио-иэдательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101