Фазовый дискриминатор

Фазовый дискриминатор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к измерительной технике и может быть использовано для измерения разности фаз двух сигналов. Целью изобретения является уменьшение искажений при несимметричной девиации фазы входного сигнала. Фазовый дискриминатор содержит триггеры 1-4, фильтры нижних частот (ФНЧ) 5 и 15, сумматоры 6 и 16, элементы И 7-11, блок коррекции выходного сигнала (БКВС) 12, блоки формирования ступенчатого напряжения (БФСН) 13 и 14, операционный усилитель (ОУ) 17. Цель достигается за счет введения элементов И 7-11, БКВС 12, ФНЧ 15, сумматора 16, ОУ 17, БФСН 13 и 14 и их функциональной связи с блоками фазового дискриминатора. Признаком перехода фазы сигнала через точки 2φ, 4φ, 6φ и т.д. является наличие двух подряд импульсов на информационном входе дискриминатора, умещающихся между двумя импульсами на его входе опорного сигнала, либо наличие двух подряд импульсов на входе опорного сигнала дискриминатора умещающихся между двумя импульсами на его информационном входе. 4 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (5))5 Н 03 D 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

К А BTOPCHOIVIY СВИДЕТЕЛЬСТВУ (21) 4409389/24-09

1 (22) 14.04.88 (46) 07. 10.90. Бны(. ¹ 37 (71) Всесоюзный заочный электротехнический институт связи (72) В,А.Абрамов (53) 621.376.332(088.8) (56) Авторское свидетельство СССР № 809482, кл, Н 03 D 13/00, 1981; (54) ФАЗОВЫЙ ДИСКРИМИНАТОР (57) Изобретение относится к измерительной технике и может быть использовано для измерения разности фаз двух сигналов. Целью изобретения является уменьшение искажений при несимметричной девиации фазы входного сигнала. Фазовый дискриминатор cof держит триггеры 1 — 4, фильтры нижних частот (ФНЧ) 5 и 15, сумматоры

„„SU„„1598109 А 1

6 и 16, элементы И 7 - 11, блок коррекции выходного сигнала (БКВС) 12, блоки формирования ступенчатого напряжения (БФСН) 13 и 14, операционный усилитель (ОУ) 17. Цель достигается за счет введения элементов И

7 — 11, БКВС 12, ФНЧ 15, сумматора

16, ОУ 17, БФСН 13 и 14 и их функциональной связи с блоками фазового дискриминатора ° Признаком перехода фазы сигнала через точки 2 Г, 4 1, 6 я и т.д. является наличие двух подряд импульсов на информационном входе дискриминатора, умещающихся между двумя импульсами на его входе опорного сигнала, либо наличие. двух подряд импульсов на входе опорного сигнала дискриминатора, умещающихся между двумя импульсами н его информационном входе. 4 ил.

1598109

Через некоторый интервал времени на входе опорного сигнала устрой55 ства также появляется короткий импульс, который поступает на вход установки единицы второго триггера 2.

Под действием этого импульса второй

Изобретение относится к измерительной технике.и.может быть использовано для измерения разности,фаз двух сигналов, а также в устройствах автоматической подстройки часто5 ты и фазы сигналов.

Цель изобретения — уменьшение искажений при несимметричной девиации фазы входного сигнала.

На фиг.1 изображена электрическая схема фазового дискриминатора; на фиг.2 — временные диаграммы, поясняющие принцип его работы; на фиг.З— структурная электрическая схема блока формирования ступенчатого напряжения (БФСН); на фиг,4 — структурная электрическая схема блока коррекции выходного сигнала (БКВС), Фазовый дискриминатор содержит с первого по четвертый триггеры

1 — 4, первый фильтр нижних частот (ФНЧ) 5, первый сумматор 6, с первого по пятый элементы И 7 — 11, блок коррекции выходного сигнала (БКВС) 12, первый и второй блоки формирования ступенчатого напряжения (БФСН) 13 и 14, второй фильтр. нижних частот (ФНЧ) 15, второй сумматор 16 и операционный усилитель 17.

Фазовый дискриминатор работает следующим образом.

На информационный вход устройства поступают короткие импульсы (фиг.

2а) с постоянным фазовым сдвигом (относительно опорного сигнала) или имеющие фазовую модуляцию. В это же время на вход опорного сигнала,устройства также поступают короткие им— пульсы, имеющие высокую стабильность по частоте и фазе (фиг. 2б).

Когда фаза информационных импульсов на некотором интервале непрерывно опережает фазу опорных импульсов, то период информационных импульсов в этом случае несколько меньше периода опорных импульсов. В этот режим под деиствием короткого информационного импульса, поступившего на вход установки единицы (S-вход) первого триггера 1, он переключается и на его прямом выходе появляется напряжение логической единицы. триггер 2 переключается и на его прямом выходе возникает напряжение логической единицы (фиг.2г). Это напряжение прикладывается к второму входу первого элемента И 7 и проходит через него, так как в это время на первом входе первого элемента И 7 также действует напряжение логической единицы. Напряжение логической единицы с выхода первого элемента И 7 поступает на входы установки нуля первого и второго триггеров 1 и 2. Под действием этого напряжения оба триггера устанавливаются в исходное состояние.

Далее цикл работы повторяется.

На прямом выходе первого триггера формируется последовательность прямоугольных импульсов, длительность которых соответствует величине фазового сдвига между информационным и опорным сигналами (фиг.2в). Эта им- пульсная последовательность поступает далее на вход первого ФНЧ 5. На выходе первого ФНЧ 5 появляется либо постоянное напряжение определенной величины, либо переменное напряжение в зависимости от того, каким является сигнал на информационном входе устройства (модулированным по фазе или немодулированным).

Напряжение с выхода первого ФНЧ 5 поступает на первый вход первого сумматора 6, проходит через него и прикладывается к прямому входу операционного усилителя 17 (фиг.2м), на выходе которого появляется напряжение, соответствующее опережению фазы со стороны информационных импульсов по отношению к опорным (фиг.2н). В это же время на инверсном входе операционного усилителя 17 действует на-, пряжение, близкое к нулю, вследствие черезвычайно малой длительности импульсов, присутствующих на прямом выходе второго триггера 2.

В случае отставания фазы информационных импульсов относительно фазы опорных импульсов (период информационных импульсов несколько больше периода опорных импульсов) работа устройства происходит аналогично,. однако информационная импульсная последовательность, соответствующая величине фазового сдвига, имеет место на выходе второго триггера 2 (фиг.2г). Аналоговое напряжение в этом случае приложено к инверсному входу операционного усилителя 17, .5 15981 на выходе которого появляется напряжение отрицательной полярности, соответствующее отставанию фазы информационных импульсов (фиг,2н).

Если на информационный вход уст- 5 ройства поступает последовательность фазомодулированных импульсов с большим индексом модуляции, то длительность импульсов на выходе первого или второго триггеров 1 и 2 непрерывно увеличивается. При достижении фазового сдвига между информационными и опорными импульсами, равного

27! (периоду колебания), происходит резкое уменьшение длительности импульсов на выходе первого или второго триггеров 1,2 (фиг.2в,г). Такому резкому уменьшению длительности импульсов соответствует резкое уменьшение значения напряжения на выходе первого ФНЧ 5 (фиг.2и) или второго

ФНЧ 15 (фиг.2к) от максимального (соответствующего фазовому сдвигу в 2 и1 до нуля (соответствующего ну25 левому фазовому сдвигу). Точно такие же скачки будут иметь место в точках, где фазы достигают значений

4II, 6, 8 7 и. т.д.

Признаком перехода фазы сигнала через точки 2, 4, 6 и т.д. является наличие двух подряд импульсов на информационном входе устройства, умещающихся между двумя импульсами на входе опорного сигнала устройства, либо наличие двух подряд импуль- 35 сов на входе опорного сигнала устройства, умещающихся между двумя импульсами на информационном входе устройства (фиг.2а,б).

Для обнаружения таких парных им- 40 пульсов используются третий триггер

3 совместно с вторым элементом И 8 и четвертый триггер 4 совместно с третьим элементом И 9. Когда фаза информационного сигнала возрастает от 45

0 до 2 й, на входы установки "1" и

"0 третьего триггера 3 короткие импульсы поступают поочередно. Вследствие этого триггер 1 срабатывает от информационного импульса и сбрасы- 50 вается от следующего за ним опорного импульса. Одновременно с поступлением короткого информационного импульса на вход установки "1" треть»

его триггера 3 этот импульс поступа- 55 ет также на первый вход второго элемента И 8, через который импульс не проходит, так как в это время на его втором входе действует уровень ло09 - н 6 гического "0" вследствие того, что время срабатывания третьего триггера

3 больше, чем длительность информационного импульса. В результате уровень логической единицы с прямого выхода сработавшего третьего триггера 3 поступает на второй вход второго элемента И.8 ко времени, когда на его первом входе уже больше не действует информационный импульс.

При достижении фазы информационного сигнала значения XYt 411, 6 и т.д. на вход установки "1" третьего триггера 3 поступают два подряд коротких информационных импульса (фиг.2а).

Под действием первого импульса третий триггер 3 срабатывает и на его прямом выходе появляется уровень логической "1", который поступает на второй вход второго элемента И 8 °

Приходящий затем второй импульс оставляет состояние третьего триггера

3 без изменений, однако проходит через второй элемент И 8. После этого на вход установки "0" третьего триггера 3 приходит опорный импульс и сбрасывает его в исходное состояние.

Работа четвертого триггера 4 совместно с третьим элементом И 9 происходит аналогичным образом.

Короткий имп льс с выхода второго элемента И 8 (фиг.2д) поступает на информационный вход первого БФСН 13, на первый. вход пятого элемента 11и на первый управляющий вход второго

БФСН 14. Под действием этого короткого импульса на информационном выходе первого БФСН 13 появляется постоянное напряжение, соответствующее величине фазового сдвига в 2 (фиг.2л), Это напряжение поступает на второй вход первого сумматора 6, на первом входе которого в это время появляется напряжение, равное нулю (фиг.2и).

При дальнейшем увеличении сдвига фазы информационных импульсов (больше 2й) на первом входе первого сумматора 6 также начинает увеличиваться напряжение, которое складывается с постоянным напряжением на втором входе первого сумматора 6(фиг,2и). Вследствие этого напряжение на выходе первого сумматора 6 равно ыпряжению, соответствующему фазовому сдвигу в

2п с прибавкой напряжения, соответствующего фазовому сдвигу, например в Г/2. Тогда суммарное напряжение на прямом входе операционного усили1598109 теля 17 соответствует фазовому сдвигу в 2,5 (450 ).

Если значение фазы достигает 4Я, то с выхода второго элемента И 8 на информационный вход первого БФСН 13 поступает короткий импульс (фиг.2д), под действием которого на информационном выходе первого БФСН 13 появляется постоянное напряжение, соответствующее данному значению фазы

41 (фиг.2л). Аналогичным образом осуществляется работа устройства при, достижении .фазой сигнала значений

6$, 86, 107 и т.д.

С прекращением нарастания фазового сдвига на информационном входе устройства и началом его уменьшения на входе .опорного сигнала появляются два подряд коротких импульса (фиг.2б).щ

Под действием первого импульса первый и второй триггеры 1 и 2 сбрасываются в исходное состояние. Под действием же второго импульса, поступающего на вход установки единицы вто- 25 рого триггера 2, он срабатывает и на его прямом выходе появляется уровень логической единицы (фиг.2г).

Два коротких импульса на входе опорного сигнала устройства обнаруживаются также с помощью четвертого триггера 4 совместно с третьим элементом И 9. Короткий импульс с выхода третьего элемента И 9 (фиг.2е) поступает на информационный вход второго БФСН 14,- однако на информацион35 ном выходе данного блока напряжение в этом случае равно нулю вследствие того, что с третьего управляющего выхода первого БФСН 13 на третий управляющий вход второго БФСН 14 в это время поступает уровень логического нуля (фиг.2з). Этот уровень логического нуля появляется на третьем управляющем выходе первого БФСН 13 45 вместе с появлением на его информационном выходе постоянного напряжения, соответствующего фазовому сдвигу в 2}i, и далее удерживается при фазовых сдвигах в 4н, 6V и т.д. В это же время с третьего управляющего выхода второго БФСН 14 на третий управляющий вход первого БФСН 13 продолжает поступать напряжение логической единицы (фиг.2ж), соответствующей отсутствию напряжения на информационном выходе второго БФСН 14.

При увеличении отставания фазы информационных импульсов относитель- но опорных на прямом выходе второго триггера 2 имеет. место импульсная последовательность, длительность импульсов в которой увеличивается (фиг.2г) ° Вследствие этого на выходе второго ФНЧ 15 возрастает величина постоянного напряжения, которое после прохождения через второй сумматор 16 прикладывается к инверсному входу операционного. усилителя 17.

Происходит вычитание напряжения на инверсном входе операционного усилителя 17 из постоянного напряжения (соответствующего, например, фазовому сдвигу 8У),действующего на прямом входе операционного усилителя 17 (фиг.2н).

Если отставание фазы информационных импульсов достигает величины 2%, то на входе опорного сигнала устройства снова появляются два подряд коротких импульса.. Эти опорные импульсы обнаруживаются с помощью четвертого триггера 4 и третьего элемента И 9; Короткий импульс с выхода третьего элемента И 9 (фиг.2е) поступает на информационный вход второго БФСН 14, но не вызывает изменений его состояния. Этот же короткий импульс поступает на первый управляющий вход первого Б@СН 13, при этом на его информационном выходе уменьшается постоянное напряжение на величину, соответствующую уменьшению фазового сдвига на 2Г(фиг.2л). . При дальнейшем отставании фазы информационных импульсов до величин

41Г, 27t 0 на выходе третьего элемента

И 9 появляются поочередно три коротких импульса, под действием которых напряжение на информационном выходе первого БФСН 13 уменьшается.

Одновременно с появлением нулевого напряжения (соответствующего нулевому фазовому сдвигу) на информационном °выходе первого БФСН 13 на его третьем управляющем выходе появляется уровень логической единицы (фиг.2э).

Это напряжение поступает на третий управляющий вход второго БФСН 14, подготавливая его к воздействии коротких импульсов на его БФСН информационном входе.

При очередном появлении сдвоенных импульсов на входе опорного сигнала устройства и соответствующего им короткого импульса на выходе третьего элемента И 9 происходит срабатыва1598109

10 н ие второго БФСН 14 и на его информационном выходе появляется постоянное напряжение, соответствующее фазовому сдвигу — 2 . Это напряжение поступает на второй вход второго сумматора

16 и с его выхода подается на инверсный вход операционного усилителя 17, На выходе операционного усилителя 17 появляется отрицательное напряжение, соответствующее фазовому сдвигу — 2 и (фиг.2н).

При дальнейшем отставании по фазе сигнала на информационном входе (по абсолютной величине больше 2Я) на первом входе второго сумматора 16 также увеличивается напряжение, которое складывается с постоянным напряжением на втором входе второго сумматора 16. Вследствие этого отрицательное напряжение на выходе операционного усилителя 17 также увеличивается.

Если отставание фазы информационных импульсов достигает значений 25

-41I, -6п, -8 и и т.д., то под действием коротких импульсов с выхода третьего элемента И 9 на информационном выходе БФСН 14 появляются постоянные напряжения, соответсгвующие этим фазовым сдвигам.

При работе устройства с большими изменениями фазы (больше 2Я БКВС 12 определяет асимметрию между большими значениями положительных фазовых сдвигов (больше 2п) и большими значениями отрицательных фазовых сдвигов (больше по абсолютной величине

-2 й). Когда максимальное отклонение фазы в сторону опережения достигает

40 значения 8п, то в сторону запаздывания оно достигает -4Т.. Автоматическое симметрирование дискриминационной характеристики устройства, т.е. его подстройку под среднее значение фазы, осуществляет блок БКВС 12.

При помощи четвертого и пятого элементов И 10 и 11 осуществляется обнаружение максимальных по абсолютной величине моментов отклонения фазы в сторону опережения и запаздывания. Во время процесса увеличения фазы на информационном входе устройства и возрастания напряжения на информационном выходе первого БФСН 13 на втором управляющем выходе БФСН 13

1 присутствует уровень логической единицы, который подается на второй вход четвертого элемента И 10. Кроме того, при каждом очередном увеличении постоянного напряжения на информационном выходе первого БФСН 13 (при фазовых сдвиг ах в 2п, 4У, 617 и т.д.) одновременно происходит изменение кодовых комбинаций на кодовом выходе данного блока. Эти кодовые комбинации поступают на первый кодовый вход БКВС 12.

При достижении фазой, изменяющейся в сторону опережения, своего максимального значения и начале ее изменения в сторону запаздывания на выходе третьего элемента И 9 появляется короткий импульс. Этот импульс проходит через четвертый элемент И 10 на второй управляющий вход БКВС 12.

Под действием данного импульса кодовая комбинация с выхода первого

БФСН 13 записывается в блок БКВС 12.

После этого начинается процесс изменения фазы в сторону запаздывания.

С некоторого момента на кодовом выходе второго БФСН 14 начинают появляться кодовые комбинации, соответствующие фазовым сдвигам — 2п, -4 1, -6Г и т.д., Эти кодовые комбинации поступают на второй кодовый вход БКВС 12;

При достижении фазой, изменяющейся в сторону запаздывания, своего максимального значения и начале ее изменения в сторону опережения на выходе второго элемента И 8 появляется короткий импульс. Этот импульс проходит через пятый. элемент И 11 на четвертый управляющий вход БКВС 12.

Под действием данного импульса кодовая комбинация с выхода второго БФСЧ

14 записывается в блок БКВС 12.

Если максимальное значение фазы (например, 10У), изменяющейся в сторону опережения, превышает максимальное значение фазы (например, бп), изменяющейся в сторону запаздывания, и это превьппение сохраняется при поступлении на второй и четвертый управляющие входы EKRC 12 пяти коротких импульсов, то на первом управляющем выходе БКВС 12 появляется уровень логической единицы. Этот уровень поступает на второй управляющий вход первого БФСН 13 и приводит к уменьшению кодовой комбинации на его кодовом выходе, а также к изменению напряжения на информационном выходе.

Когда максимальное значение фазы, изменяющейся в сторону опережения, имеет величину 10п (5 раз по 2Я, необ1598109

12 ходимо поступление пяти коротких импульсов на первый управляющий вход первого БФСН 13 для того, чтобы на

его информационном выходе напряжение стало равным нулю. Для второго же

БФСН 14 необходимо три импульса для того, чтобы его максимальное значение фазы изменялось от 0 до 6 л7 (3 раза по 2 ю).. 10

Появление дополнительного импульса на втором управляющем входе первого БФСН 13 позволяет достигнуть нулевого напряжения на его информационном выходе за счет четырех корот- 15 ких импульсов, подаваемых на его nep выи управляющий вход. Так как общая сумма коротких импульсов, подаваемых на первые управляющие .входы первого и второго БФСН 13,14, остается той. 20 же (5 + 3 = 8), то макисмальное значение фазы, изменяющейся в сторону.. запаздывания, достигнуто при подаче

1 не трех, а четырех коротких импульсов.

В результате. этого максимальное значение напряжения на информационном выходе второго БФСН 14 соответствует фазовому сдвигу -8К(вместо -6Г).

Точно такое же значение напряжения имеет место и на информационном вы- 30 ходе первого БФСН 13., соответствую- . щее фазовому сдвигу в 8К.

Таким образом, осуществляется автоматическое симметрирование по отношению к максимальным отклонениям фазы в сторону опережения и запаздывания.

Если не будет устойчивого преобладания максимального значения фазы на первом БФСН 13 по отношению к второ- 40 му БФСН 14 (или наоборот) в течение некоторого отрезка времени, то на управляющих выходах БКВС 12 корректирующие импульсы не появляются, что свидетельствует о том, что фазомоду- 45 лированное колебание является симметричным на заданных интервалах времени.

На фиг.З приведена структурная электрическая схема блока выделения фазовых переходов (БФСН). Блок состо- 50 ит из триггера, четырех элементов И, двух элементов ИЛИ, инвертора, реверсивного счетчика, кодопреобразователя и цифроаналогового преобразователя (ЦАП).

Перед началом работы триггер и реверсивный счетчик сброшены в йсходное состояние. При этом уровень логического нуля с прямого выхода триг-. гера приложен к первым входам первого, третьего и четвертого элементов

И. Уровень логической единицы.с инверсного выхода триггера поступает на второй вход второго элемента И 2 и на второй управляющий выход БФСН.

На кодовом выходе реверсивного счетчика в это время присутствует кодовая комбинация, состоящая из одних нулей (00000). Эта кодовая комбинация поступает на пять входов второго элемента ИЛИ 2, в результате чего на его выходе действует уровень логического нуля. Это напряжение при кладывается к второму входу четвертого элемента И 4, к третьим входам первого и третьего элементов И 1 и

3, а также к входу инвертора. Нуле-. вая кодовая комбинация с выхода реверсивного счетчика поступает также на кодовый выход БФСН и на кодовый вход кодопреобразователя. Под действием нулевой кодовой комбинации с выхода кодопреобразователя, поступающей на кодовый вход ЦАП, на его выходе действует нулевое напряжение.

Это напряжение поступает на информационный выход БФСН. На третий вход второго элемента И 2 с третьего управляющего входа БФСН поступает уровень логической единицы.

Работа блока БФСН начинается с поступления на его, информационный вход короткого .импульса, соответствующего переходу фазы через 2 . Этот короткий импульс поступает на вход установки нуля триггера, однако не изменяет его состояния. Этот же импульс поступает на первый вход второго элемента И 2 и проходит с его выхода на второй вход первого элемента ИЛИ 1. Далее этот импульс поступает на информационный вход реверсивного счетчика и переключает его в следующее состояние. На кодовом выходе счетчика появляется кодовая комбинация, которую кодопреобразователь преобразует в кодовую комбинацию, соответствующую используемому ЦАП. На выходе ЦАП формируется напряжение, которое соответствует фазовому сдвигу в 2 й.

Кодовая комбинация (например,00001) с выхода реверсивного счетчика поступает также на вход второго элемента

ИЛИ 2. На выходе данного элемента появляется уровень логической единицы, который прикладывается к второ13

1598109 му входу четвертого элемента И 4, к третьим входам первого и третьего элементов И 1 и 3, а также к входу инвертора. Напряжение логического нуля с выхода инвертора поступает на третий управляющий выход БФСН и далее на третий управляющий вход другого БФСН (фиг. 1) .

С появлением следующего короткого импульса на информационном входе ,БФСН (фиг.3), на кодовом выходе реверсивного счетчика появляется следующая кодовая комбинация (например, 00010). На выходе ЦАП формируется напряжение, которое соответствует фазовому сдвигу 4Г.

Таким образом, кодовые комбинации преобразуются на выходе ЦАП в уровни напряжения, которые соответствуют фа- 20 зовым сдвигам 0,27(, 41Г, 6$, 8К, 10 3, 120, 14 I, 16п, 18ii, 20 . и т.д.

При смене знака приращения (например, от опережения к запаздыванию) на первом управляющем входе БФСН по- 25 является короткий импульс. Этот импульс подается на вход установки единицы триггера и на второй вход первого элемента И 1. Через элемент И 1 данный импульс не проходит, так как во время его действия на первом вхо- де элемента И 1 действует уровень логического нуля с прямого выхода триггера.

Под действием короткого импульса триггер переключается и на его прямом выходе появляется уровень логической единицы (к моменту, когда заканчивается действие импульса на втором вхо- де первого элемента И 1). Уро- 40 вень логической единицы подается на первые входы первого, третьего и четвертого элементов И 1,3,4. Под действием этого уровня, прикладываемого к управляющему входу реверсивного 45 счетчика, он переходит из режима прямого счета в режим реверсивного счета. На инверсном выходе триггера появляется уровень логического нуля, который подается на второй вход вто50 рого элемента И 2 и на второй управляющий вынод MCH.

При появлении следующего короткого импульса на первом управляющем входе БФСН он проходит через первый элемент И 1, первый элемент ИЛИ 1 на информационный вход реверсивного счетчика. Счетчик срабатывает и на го кодовом выходе кодовая комбинация уменьшается на один разряд. Сизменением кодовой комбинации уменьшается также напряжение на выходе

ЦАП.

Под действием поступающих на первый управляющий вход БВФП коротких импульсов реверсивный счетчик срабатывает и на его кодовом выходе уменьшаются значения кодовых комбинаций .

В момент, когда на кодовом выходе реверсивного счетчика появляется кодовая комбинация 00000, на выходе второго элемента ИЛИ 2 появляется уровень логического нуля. Этот уро I вень поступает на второй вход четвертого элемента И 4, на третьи входы первого и третьего элементов И 1, 3 и на вход инвертора. Под действием данного напряжения реверсивный счетчик переводится в режим прямого счета. На выходе инвертора появляется уровень логической единицы, который поступает на третий управляюший выход БФСН. Под действием этого уровня включается в работу другой БФСН, в то время как данный БФСН приходит в исходное состояние.

Для осуществления симметрирования при разных значениях максимальных отклонений фазы в сторону опережения и запаздывания служит третий элемент И 3. В момент смены знака приращения фазы (например, от опережения к запаздыванию) на первом управляющем входе БФСН появляется короткий импульс. Нод действием этого импульса срабатывает триггер,. уровень логической единицы с его прямого выхода прикладывается к первому входу третьего элемента И 3. На третьем входе данного элемента в это время также действует уровень логической единицы. При появлении уровня логической единицы на втором управляющем входе БФСН (на выходе блока

БКВС) он проходит через третий элемент И 3 и первый элемент ИЛИ 1 на информационный вход реверсивного счетчика. Реверсивный счетчик срабатывает и íà его кодовом выходе кодовая комбинация уменьшается на один разряд. Повторного срабатывания данного счетчика от импульса с выхода третьего элемента И 3 не происходит, так как на второй управляющий вход

БФСН начинает поступать уровень логического нуля.

1598109

Блок коррекции выходного сигнала

БКВС 12 (фиг.4) срстоит из трех элементов ИЛИ, двух регистров, цифрового компаратора, двух элементов И, двух счетчиков, двух дешифраторов и выключателя.

Перед началом работы оба счетчика сброшены в исходное состояние. Работа данного блока начинается с поступ- 1 ления на один из его кодовых входов, например иа первый, возрастающих по величине кодовых комбинаций. На другом входе БКВС 12 в это время присутствует нулевая кодовая комбина, ция.

В момент смены знака приращения фазы (например, от опережения к запаздыванию) на втором управляющем входе БКВС 12 появляется короткий импульс. Этот импульс поступает на вход записи первого регистра. Кодовая комбинация,, соответствующая максимальному фазовому сдвигу в сторону, опережения, записывается в данный регистр 25 и появляется на его кодовом выходе.

Кодовая комбинация с выхода регистра поступает на вход А цифрового компаратора. На входе В цифрового компаратора в это время присутствует нулевая 30 кодовая комбинация. В результате сравнения этих кодовых комбинаций на выходе (А ) В) цифрового компаратора появляется уровень логической единицы. Этот уровень поступает на первый вход первого элемента И 1.

Одновременно с поступлением короткого импульса на вход записи первого регистра он подается также на первый вход первого элемента ИЛИ. Данный 4р импульс проходит через элемент ИЛИ 1, элемент задержки, выключатель на вторые входы первого и второго элементов

И 1 и 2. Поскольку открытым в это время будет только первый элемент И 1, 45 то импульс поступает на счетный вход первого счетчика, который срабатывает .от него.

Поскольку начался процесс увели-чения значения фазы (по абсолютной величине) в сторону запаздывания, то на втором кодовом входе БКВС 12 появляются возрастающие по величине кодовые комбинации. В момент смены знака приращения фазы (от запазды 55 вания к опережению) на четвертом уп-, равляющем входе БКВС 12 появляется короткий импульс. Этот импульс поступает на вход записи второго реЪ гистра. Кодовая комбинация, соответствующая максимальному фазовому сдвигу в сторону запаздывания, записывается в данный регистр и появляется на его кодовом выходе.

Кодовая комбинация с выхода второго регистра поступает на вход В цифрового компаратора и сравнивается с кодовой комбинацией, присутствующей на входе А этого компаратора.

Если комбинация на входе В меньше по величине кодовой комбинации на входе А, то уровень логической единицы остается на выходе (А ) В) компаратора. Если же комбинация на выходе

В больше, чем на входе А, то уровень логической единицы появляется на выходе (А < В) компаратора.

Если уровень логической единицы появляется на выходе (А > В) компаратора (на первом входе первого элемента И 1), то короткий импульс с четвертого управляющего входа БКВС проходит через элемент ИЛИ 1, элемент задержки, выключатель и первый элемент И 1 на счетный вход первого счетчика, переключая его второй раз.

Если же уровень логической единицы появляется на выходе (А (В) компаратора (на входе 1 второго элемента И 2), то короткий импульс с четвертого управляющего входа БКВС 12 поступает на счетный вход второго счетчика, который переключается в следующее состояние. Одновременно этот же короткий импульс с выхода элемента И 2 проходит через элемент

ИЛИ 2 на вход установки нуля первого счетчика н сбрасывает его в исходное состояние. !

При наличии устойчивой асимметрии максимальных значений фазы, например соответствующих опережению, происходит поступление коротких импульсов с второго и четвертого управляющих входов

БКВС 12 только на счетный вход первого счетчика через первый элемент И 1, так как на первом входе элемента И 1 постоянно присутствует уровень логической единицы.

При поступлении, например, пяти коротких импульсов на счетный вход. счетчика 1 на его кодовом выходе появляется кодовая комбинация (например, 101), на которую настроен дешифратор 1. На выходе дешифратора 1 появляется уровеньлогической единицы, который поступает на первый управляющий

1598109

45 выход БКСВ 12, Под действием этого уровня осуществляется коррекция значения фазы (на один скачок) на информационном выходе первого БФСН 13,(фиг.1).

После осуществления коррекции на первом управляющем входе БФСН 13 появляется импульс, который сбрасывает первый счетчик в исходное состояние.

1 Если существует устойчивая асиммет-р рия максимальных значений фазы в сторону запаздывания, то после поступления пяти импульсов на счетный вход второго счетчика на выходе второго дешифратора появляется уровень логической единицы. Этим уровнем осуществляется коррекция во втором БФСН

14 (фиг. 1).

Когда необходимость в симметрировании фазы отсутствует, выключателем

К1 размыкают цепь на выходе элемента задержки, обрывая тем самым воэможность поступления импульса на вхо— ды первого и второго счетчиков.

Таким образом, предлагаемый фазо- 25 вый дискриминатор позволяет измерять разность фаз до 10 и более периодов с автоматическим симметрированием фазы при работе с большими значениями индекса фазовой модуляции. Он может щ найти применение в измерительной технике для контроля постоянных фазовых сдвигов и фазомодулированных процессов с большими индексами модуляции, например для контроля фазовых флюктуаций сигналов в цифровых системах

35 передачи, позволяет выделять огибающую частотно-модулированных сигналов и сигналов, имеющих разные частоты, кроме того, может использоваться в 40 системах фазовой автоподстройки.

Формула из обретения

Фазовый дискриминатор, содержащий четыре триггера, первый фильтр нижних частот и первый сумматор, о т— л и ч а .ю шийся тем, что, с целью уменьшения искажений при несимметричной девиации фазы входных сигналов, в него введены пять элементов И, блок коррекции выходного сиг-. нала, первый и второй блоки формирования ступенчатого напряжения, второй фильтр нижних частот, второй сумматор и операционный усилитель, причем информационным входом фазового дискриминатора являются входы установки в "1" первого и третьего триггеров, вход установки в "0" четвертого триггера и первый вход второго элемента И, второй вход которого соединен с прямым выходом третьего триггера, входом опорного сигнала фазово" го дискриминатора являются входы установки в "1" второго и четвертогО" триггеров, вход установки в "0" третьего триггера и первый вход третьего элемента И, второй вход которого соединен с прямым выходом четвертого триггера, прямой выход первого триггера соединен с первым входом первого элемента И, а также через первый фильтр нижних частот соединен с первым входом первого сумматора, прямой выход второго триггера соединен с вторым входом первого элемента И, а также через второй фильтр нижних частот подключен к первому входу второго сумматора, при этом выход первого элемента И соединен с входами установки в 0 первого и второго триггеров, а выходы первого и второго сумматоров соединены с входами операционного усилителя, выход второго элемента И соединен с первым управляющим входом второго блока формирования ступенчатого напряжения, с первым входом пятого элемента И и с информационным входом первого блока формирования ступенчатого напряжения, кодовый выход которого соединен с первым кодовым входом блока коррекции выходного сигнала, выход трЕтьего элемента И соединен с информационным входом второго блока формирования ступенчатого напряжения, с первым входом четвертого элемента И и с первым управляющим входом первого блока формирования ступенчатого напряжения, первый управляющий выход которого соединен с управляющим входом блока коррекции выходного сигнала, а второй управляющий выход"с вторым входом четвертого элемента И, выход которого соединен с вторым управляющим входом блока коррекции выходного сигнала, первый и второй управляющие вьо.оды которого соединены с вторыми управляющими входами первого и второго блоков формирования ступенчатого напряжения соответственно, первый управляющий выход второго блока формирования ступенчатого напряжения подключен к тре1598109

20

1 .Е Л Е 1 3 Л Л 1 . 2 !

1 1 (1 1 1 1 (1 1 1..! 1 ! .1 1 1 1 (l(((.1. (1 («ll31 Г)ГТЛ. П.Г1(:.(Г:1 П П П П ((1 1 1 .(((((. (.((((.(! ((((((((..s.ï.ãëãë .и п(— (г-л и г — (г-.л .и л! I

4311

„!!

Щ г Р тьему управляющему входу блока коррекции выходного сигнала, а второй управляющий выход — к второму .входу пятого элемента И, выход которого. соединен с четвертым управляющим входом блока коррекции выходного сигнала, второй кодовый вход которого соединеи с кодовым выходом второго блока формирования ступенчатого напряжения, третий управляющий выход кото"... рого соединен с третьим управляющим входом первого блока формирования ступенчатого напряжения, третий управляющий выход которого соединен с третьим управляющим входом второго блока формирования ступенчатого напряжения, информационный выход которого соединен с вторым входом второго сумматора, а информационный выход первого блока формирования ступенчатого напряжения соединен с вторым входом первого сумматора.

1598109

Составитель А.Колосов

Техред М.Ходанич Корректор™ Кучерявая

Редактор А.Мотыль

Заказ 3068 Тираж 651 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственн