Формирователь сигналов

Формирователь сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к технике связи. Цель изобретения - снижение пик-фактора формируемой последовательности сигналов. Формирователь сигналов содержит г-р 1 импульсов, счетчик 2, запоминающие блоки 3, распределитель 4 импульсов, блоки 5 формирования сигналов, фильтры 6 и 8 низких частот, аналоговые перемножители 7 и 9, сумматор 10, г-р 11 гармонического сигнала, фазовращатель 12, регистр 13 задержки, дешифратор 14 и блок 15 логического умножения. Каждый блок 5 состоит из преобразователей 16 кодов, линии 17 задержки, цифрового сумматора 18, параллельного регистра 19 и ЦАП 20. Для снижения пик-фактора формируемой последовательности сигналов используется цепь, состоящая из регистра 13, дешифратора 14, блока 15 логического умножения и регистра 19. С помощью этой цепи осуществляется коррекция выходной последовательности блока 5 на основе анализа данного информационного символа и N-1 предыдущих. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) А2 (51)5 Н 04 L 27/00, !(,;Н Е " ю .:. !!г . -!

Щ!1 i L ti l

Е: !Ьг!1 1:.;-! ) - п.А

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H A ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (61) 29220! (21) 4604 ?5/?4-09 (22) 09. « .88 (46) 07.10.90. Бюл. 11 37 (71) Ленинградский политехнический институт им. М.И.Калинина (72) И.Л.Косухин и С.Б.Макаров (53) 62!.394.6(088.8) (56) Авторское свидетельство СССР

O 1292201, кл. Н 04 I. ?7/00, 1985. (54) ФОРМИРОВАТЕЛЬ СИГНАЛОВ

1 (57) Изобретение относится к технике связи. Цель изобретения — снижение пик-фактора Формируемой последовательности сигналов. Формирователь сигналов содержит г-р 1 импульсов, счетчик 2„ запоминающие блоки 3, распределитель 4 импульсов, блоки 5

2 формирования сигналов, Фильтры 6 и

8 низких частот, аналоговые перемно-( жители 7 и 9, сумматор 10, г-р 11 гармонического сигнала, Фазовращатель 12, регистр 13 задержки, дешифратор 14 и блок 15 логического умножения. Каждый блок 5 состоит из преобразователей 16 кодов, линии 17 задержки, цифрового сумматора 18, параллельного регистра 19 и ЦАП 20.

Для снижения пик-Фактора формируемой последовательности сигналов используется цепь, состоящая из регистра 13, дешифратора 14, блока 15 логического умножения и регистра 19.

С помощью этой цепи осуществляется коррекция выходной последовательности блока 5 на основе анализа данного информационного символа и и-1 предыдущих. 1 ил., 1598198

40 — 1/gt = N/T где N - число выборочных- значений на длительности Тс;

Т - длительность сигнала;

8t - интервал дискретизации, поступает на вход счетчика 2, на первые входы блоков 5 формирования сигналов и на первый вход блока 15 логического умножения.

Выходы 1,2,...,р счетчика 2 под. ключены к управляющим входам запоминающих блоков 3. При помощи управляющих последовательностей с выходов этого счетчика осуществляется последовательное считывание из ЗУ 1-разрядных двоичных кодовых слов, соответствующих квантованным flo амплиту< де отсчетным значениям A (ka.t) и

Изобретение относится к технике связи, может использоваться для Формирования ограниченных по спектру сигналов с уменьшенным значением пик-фактора и является усовершенствованием изобретения по авт. св.

Н 1292201.

Цель изобретения - снижение пикфактора Формируемой последователь- 10 ности сигналов.

На чертеже изображена. структурная электрическая схема Формирователя сигналов.

Формирователь сигналов содержит -15 генератор 1 импульсов, счетчик 2, два запоминающих блока 3, распределитель 4 импульсов, два блока 5 формирования сигналов, первый фильтр

6 низких частот, первый аналоговый 20 перемножитель 7, второй Фильтр 8 низких частот, второй аналоговый перемножитель 9, сумматор 10, генератор 11 гармонического сигнала, Фазовращатель 12, регистр 13 задержки, 25 дешифратор 14, блок 15 логического умножения. Каждый блок 5 состоит из преобразователей 16 кодов, линии 17 задержки, цифрового сумматора 18, параллельного регистра 19 и цифроана" 30 логового преобразователя (ЦАП) 20.

Формирователь работает следующим образом.

На вход устройства поступает последовательность информационных двоичных символов

А (t) низкочастотных квадратурных составляющих А (t), Аз() Формируемого сигнала S(t) вида

s(t) = A(t)cos(t — <р() =

= А (t)cos t + А (t) sining t, где ю - несущая частота сигнала.

Максимальная частота изменения младшего разряда на р-м выходе счетчика 2 равна f /N = 1/Тс. Выходные

1 разрядов запоминающих блоков 3 подключены к вторым 1 входам соответствующего блока 5 Формирования сигналов, на третьи п входов которого поступают. импульсы с выхода распределителя 4 импульсов.

В каждом блоке 5 продвижение кодовых слов, поступающих на первые

1 входов линии 17 задержки с выходов запоминающих блоков 3, осуществляется с частотой f, поступающей на вто. рой вход линии 17 задержки. Для обеспечения перекрытия сигналов во времени через каждые ml-разрядных ячеек цифровой линии 17 задержки сделаны отводы. Время задержки в(Е (v. (М) между ними равно длительности информационного символа С .

Отводы линии 17 задержки подключены к первым 1 входам преобразователя 16, на вторые входы которых с выходов распределителя 4 поступают импульсы длительностью Т„ соответствующие информационным символам.

Первый вход распределителя 4 является входом Формирователя сигналов, на который поступает последовательHocTь информационных символов, а второй вход распределителя 4 подключен к k-разряду счетчика 2, имеющему частоту изменения f = 1/<.. При этом пос. ледовательность импульсов с выхода k счетчика 2 управляет работой распределителя 4 таким образом, что íà n выходах распределителя 4 происходит последовательно во времени с частотой

f формиоование импульсов длительностью Т = n <, соответствующих входным информационным символам. Так, напряжение на первом выходе распределителя

4 соответствует 1-му информационному символу, на втором выходе - 2-му символу, и т.д, Выходы распределителя 4 соединены с вторыми входами и преобразователей 16.

8198 6

45

5 159

На первый из преобразователей 16 поступают 1-разрядные кодовые слова непосредственно с выходов запоминающего блока 3, а на остальные - с отводов линии 17 задержки. В зависимости от значения напряжения на входе преобразователя 16 кодовые слова с первого входа преобразователя 16 передаются на выход либо без изменения, либо в преобразователе кода берется дополнение от значения кода, что приводит к изменению знака всех выборочных значений А (kit) Az(kit), соответствующих информа ционному символу на интервале времени Тс.

Таким образом, формирование последовательности кодовых слов первого сигнала длительностью Тс, соответствующего первому информационному символу, происходит на 1 выходах первого преобразователя 16, соединенных с первым 1-разрядным входом цифрового сумматора 18, формирование последовательности кодовых слов второго сигнала - на выходах второго преобразователя 16 кодов, соединенных с вторым

1-разрядным входом цифрового сумматора 18 со сдвигом на время, и так до и-го сигнала. Через интервал времени и .= Т счетчик 2 установится в исходное состояние и формирование последовательности кодовых слов, соответствующих n+1 информационному символу, появляющемуся на первом выходе распределителя 4, начинается вновь на выходе первого преобразователя 16 кодов. Следовательно, на интервале формирования Т каждого сигнала на входах цифрового сумматора

18 присутствуют кодовые слова от (n-1)-го предыдущего и (и-1)-го последующего сигналов.

Для снижения пик-фактора формируемой последовательности сигналов введена дополнительная цепь: регистр 13, дешифратор:14, блок 15 логического умножения и параллельный регистр 19, Назначение этой цепи состоит в том, чтобы наличие на данном интервале времени (k i (k+t)С ) существенного превышения амплитуды A(t) формируемо-. го сигнала над средним значением амплитуды всей последовательности сигналов осуществило "коррекцию значений А(С). При этом предполагается анализ передаваемой комбинации инфор мационных символов (предыдущих (n-1) го и данного символов) и в зависи5

35 мости от вида этой комбинации коррекция амплитуды сигнала. Для этого на первый вход регистра 13 задержки подается последователь ност ь и нформа ционных символов d„, а второй вход под" ключен к k-разряду счетчика 2, имеющему частоту изменения f = 1/С.

Этот регистр осуществляет задержку входной информации на время (2k—

1) С/2,где k = 1,2,...,n. Выходы регистра 13 подключены к входам дешифратора 14, который в зависимости от вида комбинации данного и (и-1) предыдущих информационных символов вырабатывает напряжение логического нуля или единицы, причем напряжение логической единицы вырабатывается в те моменты времени, когда происходит смена знака информационной последовательности символов.

Выход дешифратора 14 подключен к второму входу блока 15 логического умножения, на первый вход которого подается последовательность импульсов с генератора 1 с частотой следования

f . На выходе блока 15 формируется группа импульсов с частотой следоваHNR импульсов внутри группы f u длительностью группы с . Начало этих групп импульсов синхронизировано с моментом смены знака информационных символов. Выход блока 15 логического умножения подключен к управляющему входу параллельного регистра 19.

При наличии на этих входах группы импульсов происходит продвижение кодовых слов, считываемых с цифрового сумматора 18 через параллельные ре" гистры 19 на входы ЦАП 20. При отсутствии групп импульсов на управляющем входе параллельного регистра 19 продвижение кодовых слов, соответствующих суперпозиции отсчетных значений амплитуд символов, не происходит и на выходе ЦАП 20 формируется постоянное напряжение ° Выход ЦАП 20 является выходом блока 5 формирования сигналов. Таким образом, осуществляется коррекция выходной последовательности блока 5 на основе анализа данного информационного символа и (n-1) предыдущих с целью снижения пик-фактора.

Непрерывное напряжение восстанавливается из ступенчато-изменяющихся при помощи фильтров 6 и 8. Далее происходит перенос спектра сигналов в область частоты м, путем умноже1598198!

О м изобретения формула

4ормирователь сигналов по авт.св.

1292201, о т л и ч à ю и1 и и с я тем, что, с целью снижения пик-факСоставитель НвЛазарева

Редактор СвПекарь Техред М.Моргентпл Корректор Л Патай

Заказ 3072

Тираж 527 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СЧСР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101 ния квадратурных составляющих на совы,t и sin

10. Колебания частоты и, поступают на аналоговые перемножители 7 и 9 с генератора 11, причем на один из аналоговых леремновнтелей (9) это ,колебание подается через Фазовраща.тель 12, который осушествляет поворот фазы колебания на Г/2. Выход ,сумматора 10 является выходом Форми", рователя сигналов. тора формируемой последовательности: сигналов, введены последователь но соединенные регистр задержки, дешифратор и блок логического умножения, а в каждом блоке формирования сигналов выходы цифрового сумматора соединены с входами цифроаналогового преобразователя через введенный параллельный регистр, управляющий .вход которого является четвертым входом блока формирования сигналов и соединен с выходом блока логического умножения, второй вход которого соединен с.выходом генератора импульсов, первый вход регистра задержки соединен с соответствующим выходом счетчика, а второй вход является входом Формирователя сигналов.