Устройство формирования амплитудно-фазово-модулированных сигналов

Устройство формирования амплитудно-фазово-модулированных сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к технике связи и может быть использовано в передающих системах радиосвязи и передачи данных. Цель изобретения - сокращение спектра формируемого сигнала. Для достижения цели в устройство введены триггер 6, преобразователь 7 кода, второй цифроаналоговый преобразователь 8, накапливающий сумматор 9 и фазовращатель 10. Фазовая манипуляция частоты на 180°, код которой определяется накапливающим сумматором 9, осуществляется с помощью фазовращателя 10 и преобразователя 7 кода в моменты достижения формируемым сигналом минимального значения. Аналоговый выходной сигнал формируется с помощью первого 2 и второго 8 цифроаналоговых преобразователей. Закон изменения амплитуды хранится в запоминающем блоке 3, управляемом реверсивным счетчиком 5 импульсов. Знак и скорость изменения амплитуды формируемого сигнала определяются триггером 6 и делителем 4 частоты, а моменты смены знака информации фиксируются блоком 1 выделения фронтов. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„.$0;„ДМ (51) H 04 L 27/20

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н д ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

flPH ГННТ СССР (21) 4403282/24-09 (22) 04.04.88 (46) 07.10.90. Бюл. М 37 (72) Я.О.Аввакумов (53) 62 1 .376.52 (088.8) (56) Авторское свидетельство СССР

Р 1218488, кл. Н 04 Ь 27/02, 1984. (54) УСТРОЙСТВО ФОРМИРОВАНИЯ АМПЛИТУДНО-ФАЗОВО-МОДУЛИРОВАННИХ СИГНАЛОВ (57). Изобретение относится к технике связи и может быть использовано в передающих системах радиосвязи и передачи данных. Цель изобретения— сокращение спектра формируемого сигнала. Для достижения цели в устройство введены триггер 6,. преобразователь 7 кода, второй цифроаналоговый преобразователь 8, накапливающий сум0псрки чапирова

2 матор 9 и фаэовращатель 10. Фазовая манипуляция частоты на 180, код коо торой определяется накапливающим сумматором 9, осуществляется с помощью фаэовращателя 10 и преобразователя 7 кода в моменты достижения формируемым сигналом минимального значения..

Аналоговый выходной сигнал формируется с помощью первого 2 и второго 8 цифроаналоговых преобразователей.

Закон изменения амплитуды хранится в запоминающем блоке 3, управляемом реверсивным счетчиком 5 импульсов .

Знак и скорость изменения амплитуды формируемого сигнала определяется триггером 6 и делителем 4 частоты, а моменты смены знака информации фикси- Ж руются блоком 1 выделения фронтов °

С:

159820!

Изобретение относится к электросвязи и может использоваться в передающих системах радиосвязи и передачи данных.

Цель изобретения — сокращение спектра формируемого сигнала °

На чертеже приведена структурная электрическая схема устройства формирования амплитудно-фазово-модулиро- 1р ванных сигналов °

Устройство Аормирования амплитудно-Аазово-модулированных сигналов содержит блок 1 выделения фронтов, первый циАроаналоговый преобразова- f5 тель 2, запоминающий блок 3, делитель 4 частоты и реверсивный счетчик

5 импульсов, а также триггер 6, преобразователь 7 кода, второй цифроаналоговый преобразователь 8, накап- 2р ливающий сумматор 9 и фазовращатель 10.

Устройство Аормирования амплитудно-Аазово-модулированных сигналов работает следующим образом. 25

На второй управляющий вход устройства поступает текущий код формируемой частоты, а на тактовый вход— опорная частота. В каждом периоде опорной частоты в накапливающем сумматоре 9 формируется новое значение кода Аазы Аормируемого сигнала, представляющее собой сумму предшествующего значения кода и текущего, Второй выход накапливающего сумматора 9 является выходом старшего разряда кода фазы Аормируемого сигнала, первый выход — выходом остальных старших разрядов, а третий выход может быть выходом переноса накапливающего сум- 4О матора 9.

Фазовращатель 10 и преобразователь 7 кода не инвертируют сигналы с выходов накапливающего сумматора 9 при наличии на их других входах сиг- 45 нала логического О, а при наличии сигнала логической "1" инвертируют, Второй цифроаналоговый преобразователь 8 преобразует поступающий на его вход код в аналоговое напряжение.

В исходном состоянии — установившаяся пауза (логический "О") на информационном входе устройства на выходе триггера 6 имеется сигнал логического "О", вызывающий появление сигнала логического "О" на выходе блока выделения фронтов. Этот сигнал запирает. делитель .4 частоты и соответственно реверсивный счетчик 5 имупльсов, на первых выходах которого имеется сигнал логической "1", т.е. число, записанное в нем, имеет максимальное значение, которому соответствует максимальное значение кода на выходе запоминающего блока 3. При этом сигнал с выхода второго цифроналогового преобразователя 8 прохот через первый цифроаналоговый преобразователь 2 с единичным коэффициентом передачи.

При поступлении на информационный вход устройства логической "1" на выходе блока 1 выделения фронтов также появляется сигнал логической "1", отпирающий делитель 4 частоты. Коэффициент деления последнего обратно пропорционален скорости манипуляции и определяется кодом скорости манипуляции, установленным на первом управляющем входе устройства. Последовательность поделенцых импульсов, поступающих от накапливающего сумматора 9, поступает на первый вход реверсивного счетчика 5, на втором (реверсирующем) входе которого по нулевому сигналу с выхода триггера 6 установлен режим обратного счета. Код на первых выходах реверсивного счетчика 5 импульсов уменьшается монотонно линейно, в соответствии с выбранным законом изменяется сигнал на выходе запоминающего блока 3 и, следовательно, аналогично меняется амплитуда выходного сигнала устройства.

Закон изменения кода на выходе запоминающего блока 3 выбран таким образом, что при нахождении реверсивного счетчика 5 в среднем от максимального состояния и, соответственНо нулевого состбяния код на выходе запоминающего блока 3 имеет минимальное значение. Именно в этот момент времени сигнал на выходе старшего разряда реверсивного счетчика 5 импульсов меняется с логической "1" на логический "О". По этому сигналу Аазовращатель 10 начинает пропускать сигнал с выхода накапливающего сумматора 9 без инверсии, что в свою очередь вызывает дополнительную инверсию сигнала преобразователем 7 кода.

Таким образом код фазы формируемого сигнала приобретает дополнительный фазовый сдвиг на 180, что соответствует манипуляции Аазы формируемого сигнала также на 180

Формула изобретения

Устройство Аормирования амплитудно-фазово-модулированных сигналов, содержащее блок выделения фронтов, первый циАро аналоговый пре обра э ов атель, запоминающий блок, делитель частоты и реверсивный счетчик импульсов, первые выходы которого соединены с входами запоминающего блока, выход которого подключен к первому входу первого цифроаналогового преобразователя, выход которого является выходОм устройства, информационным и первым управляющим входами которого являются первые входы соответственно блока выделения Аронтов и делителя частоты, второй вход и выход которого подключен к выходу блока выделения Аронтов и первому входу реверсивного счетчика импульсов, о т л и ч аю щ е е с я тем, что, с целью сокращения спектра формируемого сигнала, введены триггер, последовательно соединенные преобразователь кода и второй цифроаналоговый преобразователь, накапливающий сумматор и фазовращатель, выход и первый вход которого подключены соответственно к первому входу преобразователя кода и соответствующему выходу реверсивного счетчика импульсов, второй вход которого и второй вход блока выделения фронтов соединены с выходами триггера, первый и второй входы которого подключены к второму выходу реверсивного счетчика импульсов и первому входу блока выделения фронтов, причем второй вход первого циАроаналогового преобразователя соединен с выходом второго цифроаналогового преобразователя, вторые входы преобразовате- ля кода и Ааэовращателя и третий вход делителя частоты подключены к первому, второму и третьему выходам накапливающего сумматора, первый и второй входы которого являются вторым управляющим и тактовым входами устройства.

;ва начинает инвертировать сигнал с накапливающего сумматора 9, что приводит к новой инверсии сигнала на выходе преобразователя 7 кода и изменению фазы сигнала на 180, т,е. фаза Аормируемого сигнала принимает значение, соответствующее режиму установившейся паузы.

В обоих случаях скачок фазы формируемого сигнала происходит при минимальной амплитуде выходного сигнала, что и определяет возможность получения полезного эфАекта.

К числу дополнительных преимуществ предлагаемого устройства следует отнести воэможность оперативного изменения параметров модуляции и закона 5р изменения огибающей полученного сиг нала.

5 15982О

При дальнейшем уменьшении числа в реверсивном счетчике 5 импульсов код на выходе запоминающего блока 3 начинает возрастать по тому же закону, 5 по какому он до этого убывал, т.е. закон изменения кода симметричен относительно среднего числа реверсивного счетчика 5 импульсов.

При достижении нулевого числа в реверсивном счетчике 5 импульсов на его втором выходе появляется сигнал логического О . По этому сигналу производится запись информации в триггер 6, т .е. запись сигнала логической "1".

Таким образом1 с этого момента времени на обоих входах блока 1 выделения Аронтов оба сигнала имеют значение логической "1", что вызывает 20 появление логического 0" на его выходе. Так заканчивается переход из состояния установившейся паузы в состояние установившегося "нажатия".

Обратный переход начинается с 25 появления логического "О" на входе и затем появлению логической "1" на ,выходе блока 1 выделения фронтов.

Реверсивный счетчик 5 импульсов работает в режиме прямого счета и число 3О в нем нарастает с приходом импульсов с делителя 4 частоты. При достижении среднего числа фазовращатель 10 сно