Элемент с тремя состояниями
Иллюстрации
Показать всеРеферат
Изобретение относится к электронике, автоматике и вычислительной технике и может найти применение в цифровых интегральных схемах на МДП-транзисторах. Цель изобретения - повышение быстродействия. Элемент содержит P-канальные МДП-транзисторы 1,2,3 и N-канальные МДП-транзисторы 4,5,6. Поставленная цель достигаеся за счет введения новых электрических связей между функциональными элементами. 1 ил.
СОЮа СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИН (19) (И). (Я)5 Н 03 К 19/094
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К А BTOPCHOMV СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ НОМИТЕТ
ПО ИЭОБРЕТЕНИЯЧ И OTHPbfTHRM
ПРИ ГКНТ СССР (21) 4483104/24"21 (22) 15.09.88 (46) 15.10.90. Бюл. Р 38 (72) Г.И. Берлинков (53) 621. 374 (088. 8) (56) Патент СНА Nl 4491749, кл. Н 03 I(19/082, 1985. (54) ЭЛЕМЕНТ С ТРЕМЯ СОСТОЯНИЯМИ (57) Изобретение относится к электронике, автоматике и вычислительной
Изобретение относится к электронике, автоматике и вычислительной технике и может найти применение в цифровых интегральных схемах на МДП транзисторах.
Цель изобретения — повышение быстродействия устройства.
На чертеже представлена электрическая принципиальная схема элемента с тремя состояниями на МДП транзисторах.
Элемент содержит P-канальные МДП транзисторы 1-3, N-канальные МДП транзисторы 4-6, шину 7 информационных сигналов, шины 8 и 9 сигналов управления и инверсных сигналов управления соответственно, выходную шину 10, шину 11 питания и общую шину 12, Истоки транзисторов 1 и 2 подключены к шине 11 питания, истоки транзисторов 4 и 6 — к общей шине 12.
Стоки транзисторов 1 и 4 соединены с выходной шиной 10, стоки транзисторов 2 и 5 — с затвором транзистора 1, а их затворы — с шиной 8 сигнапов управления, стоки транзисторов 3 и 6 — с затвором транзистора
4, а их затворы — с шиной 9 инверс2 технике и может найти применение в цифровых интегральных схемах на МДП транзисторах. Цель изобретения — повышение быстродействия. Элемент содержит P-канальные МДП-транзисторы
1, 2, 3 и N-канальные МДП транзисторы 4, 5, 6. Поставленная цель достигается за счет введения новых электрических связей межцу функциональными элементами. 1 ил.
I ных сигналов управления. Истоки транзисторов 3 и 5 соединены с шиной 7 информационных сигналов.
Элемент работает следующим образом.
В исходном положении на шине 8
"0", на шине 9 — "1". При этом открыты транзисторы 2 и 6, что обеспечивает на затворе транзистора 4
"О", а на затворе транзистора 1
"1". Транзисторы 1, 3, 4 и 5 закрыты, в результате чего элемент находится в третьем состоянии, независимо от уровня напряжения на шине 7.
При поступлении "1" на шину 8 и
"0" на шину 9 транзисторы 2 и 6 закрываются, а транзисторы 3 и 5 открываются, что обеспечивает передачу информационного сигнала с шины 7 на затворы транзисторов 1 и 4 и, соответственно, инверсное значение этого сигнала на выходной шине 10.
Так как в исходном положении на затворе транзистора 1 установлен уровень напряжения питания, а на затворе транзистора 4 — уровень об1599985
Составитель А. Цехановский
Техред H,Äèäüè Корректор А. Осауленко
Редактор И. Касарда
Заказ 3150 Тираж 661 Подписное
ННИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., д. 4/5
Производственно-издательский комбинат "Патент", r.Óæãîðoä, ул. Гагарина,101 щей шины, то при передаче "1" на затворы этих транзисторов во время действия управляющего сигнала достаточно P-канального транзистора 3, а для передачи "0" — N-канального транзистора 5. Однако длительность управляющего сигнала должна быть ограничена !
I так как при этом за счет токов утечки возможно смещение потенциала затвора транзистора 1 на величину поро(. гового напряжения транзистора 5 или затвора транзистора 4 на вепичину порогового напряжения транзистора 3, что приводит к открыванию транзистора 1 или 4 соответственно и появле нию токопотребления в их цепях.
Поскольку управляющие сигналы элементов с тремя состояниями, обычно применяемых в управляемых буферных устройствах МДП БИС, чаще всего соответствуют указанному ограничению, то этот недостаток схемы оказывается несущественным.
Формула и s обр ет ения
Элемент с тремя состояниями, содержащий первый, второй и третий
P-канальные и четвертый, пятый и шестой N-канальные МДП транзисторы, исток первого транзистора соединен с шиной питания, истоки четвертого и шестого транзисторов — с общей
10 шиной, стоки первого и четвертого транзисторов - с выходной шиной, исток третьего транзистора соединен с шиной информационных сигналов, стоки третьего и шестого транзисторов — с затвором четвертого транзистора, а их затворы — с шиной инверсных сигналов управления, о т л и ч а— ю шийся тем, что, с целью повышения быстродействия, исток пятого транзистора подключен к шине информационных сигналов, стоки второго и пятого транзисторов соединены с затвором первого транзистора, затворы второго и пятого транзисторов соединены с шиной сигналов управления.