Устройство для приема сигналов с частотно-фазовой модуляцией

Устройство для приема сигналов с частотно-фазовой модуляцией

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике. Цель изобретения - повышение помехоустойчивости при воздействии двух сосредоточенных по спектру помех. Устройство содержит частотный детектор 1, интеграторы 2 и 23, АЦП 3 и 24, коммутаторы 4 и 18, режекторные фильтры 5 и 6, блоки приемника 7 и 10, адаптивные фильтры 8 и 11, блок управления 9, анализаторы 12 и 13, сумматор 14, широкополосный усилитель 15, блок задержки 16, вычитатель 17, блок выделения 19 несущей, г-р 20 частоты, ключ 21 и фазовый детектор 22. Цель достигается за счет обеспечения выделения интенсивных псевдослучайных последовательностей из входного воздействия и дальнейшего слежения за ними. 2 з.п. ф-лы, 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

0 А1 (19) SU (и) 1 (51)5 Н 04 1. 27/32

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОЧНРЬПИЯМ

ПРИ ГКНТ СССР

1 (21) 4620516/24-09 (22) 14. 12. 89 (46) 15. 10. 90. Бюл. Р 38 (72) И.A. Иванбв и С.М. Кудинов (53) 621 394.62(088.8) (56) Авторское свидетельство СССР

М 1499523, кл. Н 04 L 27/22, 28.09.87. (54) УСТРОЙСТВО ДЛЯ ПРИЕМА СИГНАЛОВ С ЧАСТОТНО-ФАЗОВОЙ МОДУЛЯЦИЕЙ (57) Изобретение относится к радиотехнике. Цель изобретения — повышение помехоустойчивости при воздействии двух сосредоточенных по спектру помех. Устр-во содержит частотный де2 тектор 1, интеграторы 2 и 23, АЦП 3 и 24, коммутаторы 4 и 18, режекторные фильтры 5 и 6, блоки приемника 7 и

10, адаптивные фильтры 8 и 11, блок

9 управления, анализаторы 12 и 13, сумматор 14, широкополосный усилитель 15, блок 16 задержки, вычитатель 17, блок 19 выделения несущей, г-р 20 частоты, ключ

21 и фазовый детектор 22. Цель достигается за счет обеспечения выделения интенсивных псевдослучайных последовательностей из входного воздействия и дальнейшего слежения за ними. 2 з.п. ф-лы, 3 ил.

1600000

Изобретение относится к радиотехнике и может использоваться для совершенствования высокоскоростных радиосистем цифровой связи.

Цель изобретения — повьпиение помехоустойчивости при воздействии двух сосредоточенных помех.

На фиг. 1 представлена структурная электрическая схема предлагаемого устройства; на фиг. 2 — схема блока приемника; на фиг. 3 — схема блока упуправления.

Устройство содержит частотный детектор 1, первый интегратор 2, первый 15 аналого-цифровой преобразователь (АЦП)

3, первый коммутатор 4, первый и второй режекторные фильтры 5 и 6, первый блок 7 приемника, первый адаптивный фильтр 8, блок 9 управления, второй блок 10 приемника, второй адаптивный фильтр 11, первый и второй анализаторы 12 и 13, сумматор 14, широкополосный усилитель 15, блок 16 задержки, вычитатель 17, второй коммутатор 10, блок 19 выделения несущей, генератор 20 частоты, ключ 21, фазовый детектор 22, второй интегратор 23, второй аналого-цифровой преобразователь (ЛЦП) 24.

Блок 7 и 10 приемника содержит входной блок 25, смеситель 26, усилитель 27 промежуточной частоты, аналого-цифровой преобразователь (АЦП)

28, гетеродин 29, частотный детектор

20, пороговый блок 31, второй. управитель 32, генератор 33 пилообразного напряжения, триггер 34, блок

35 задержки, первый управитель 36.

Блок 9 управления содержит генератор 37 меток, первый и второй счетчи40 ки 38 и 39, блок 40 сравнения данных, блок 41 сравнения .времени, первый и второй элементы И-НЕ 42 и 43, первый инвертор 44, первый формирователь 45

45 адреса, первое оперативное запоминающее устройство (ОЗУ) 46, вторбй инвертор 47, первый блок 48 сравнения адресов, третий и четвертый инверторы 49 и 50, второй формирователь 51 адреса, второе ОЗУ 52, пятый инвертор 53, второй блок 54 сравнения адресов, шестой инвертор 55. Устройство работает следующим образом.

Входное воздействие Ч1(С) (1) одно- 55 временно подается на первый вход коммутатора 4, сигнальные входы режекторных фильтров 5 и 6 на первые входы блока 7 и блока 10 и вход блока 16.

Выделение интенсивных ПСН II<>(t) иэ входного воздействия V<,(t) и дальнейшее слежение за ними осуществляется блоком 7 и GJIQKQM 10. Их подробную работу рассмотрим на примере работы блока 10. Блок-схема блока 7 отличается от блока 10 тем, что в ней отсутствует блок 35, а выход управителя 36 непосредственно соединен с выходом управителя 32. При включении предлагаемого устройства для приема сигналов с ЧФМ.генератор 33 синхронно в блоке 7 и 1Ц начинает вырабатывать управляющее напряжение U t,, ког торое возрастает по линейному закону.

В момент включения (t = О), Ugnpi = О, а в момент срыва генерации (t = t,), U tt = Ut5, „ . Далее процесс генерации для обоих генераторов 33 повторяется с периодом Т = t .Выход генера1 тора блока 33 и 7 и в блоке 10 соединен с входом управителя 36. Под воздействием управляющего напряжения Ugnp< с выходов обоих генераторов 33 в управителях 36 изменяется емкость варикапа, вносимая одновременно в контур гетеродина 29 и в контур входного блока 25. Так как в блоке 7 отсутствует блок 35, то перестройка блока 7 по диапазону частот принимаемых полезных сигналов S(t) начинается сразу по включении предлагаемого устройства, а перестройка блока 10 — со сдвигом во времени íà t = t равным времени блока

35. Такое запаздывание во времени перестроики блока 10 обеспечивает захват и удержание ПСП И 1(t) сначала блок 7.

Непосредственно захват ПСП И 1() происходит следующим образом. Поскольку ПСП

И1(С) интенсивна и по своему уровню превышает средний уровень принимаемых полезных сигналов, то при появлении этой помехи на входе порогового блока 31, на его выходе появится положительный импульс, означающий превышение порога срабатывания порогового блока 31, настроенного на средний уровень принимаемых сигналов S(t)..

Положительный импульс с порогового блока 31 переводит триггер 34 в состояние "1", являющееся запретным для работы генератора 33. Управляющее напряжение Оц„ генератор 33 принимает п определенное значение, соответствующее моменту остановки генерации, и перестройка блока 7 по диапазону прекращается. На выходе входного блока

25 имеются выделенная интенсивная

ПСП tent(t) часть полезного сигнала

1600000

При захвате ПСП If<(t) данные от

АЦП 28 в цифровой форме поступают на первый вход блока 40. Одновременно импульс "1" с выхода триггера 34 разрешает однократный запуск формирователей 45, выход которого одновременно подключен к адресному (первому) входу и входу данных (второму) ОЗУ 46, так как в этот момент на вход W (третий)

35 подается логический "0" (за счет прохождения " 1" через инвертор 44), в

ОЗУ 46 происходит запись числа 0001, соответствующего ПСП И 1(С), в первую адресную ячейку. Импульс "1" с вы40 хода триггера 34 прекращает подсчет временных импульсов с работающего непрерывно с момента включения предлагаемого устройства (t = О)., Генератор 37 в счетчике 38. Таким образом, в счет45 чике 38 происходит запись времени захвата ПСП il<(t), поступающего на первый вход блока 4 1. Допустим, что эту же

ПСП И () через время t< захватил блок

10. Тогда данные с АЦП 28 поступают

50 на второй вход блока 40. Одновременно импульс логической "1" с выхода триггера 34 разрешает однократный запуск формирователя 51, выход которого подключен одновременно к адресному (пер55 вому) входу и входу данных второму)

ОЗУ 52, так как в этот момент на вход

W (третий) подается "О" (за счет прохождения "1" через инвертор 50) в ОЗУ 52 происходит запись числа 0010, (2) f

Vgq V " пц

S (с), попавшая в полосу пропускани," данного контура, и флуктуационные шумы n(t) V,Ä(t) = И, (t) + S (t) + n (t), (1> где V><(t) — выходной сигнал входного блока 25.

7 „(С) одновременно подается на вход АЦП 28, .преобразующий аналоговое напряжение в дискретную форму, и на первый вход смесителя 26, на второй вход которого подается напряжение с выхода гетеродина 29. Следует отметить, что АЦП 28 начинает работать только с момента прихода логической

"1" с выхода порогового блока 31, а выходной сигнал ЛЦП 28 V„„„(t) блока

7 поступает на первый вход блока 40, на второй вход которого подается вы(1 ходной сигнал АЦП 28 V <> (t) блока t0.

Напряжение с выхода гетеродина 29 имеет такую частоту, чтобы выполнялось условие где 1 — частота сигнала с выхода

vs входного блока 25;

f y — частота сигнала гетеродиГ на 29;

f — промежуточная частота БП1

v и БП2 10.

На выходе смесителя 26 получается.набор комбинационных частот ч + fy ч fg ч + 2fv„ и т.д., (3) Указанный набор комбинационных сигналов (3) поступает на вход усилителя 27, на выход которого проходит .только сигнал частоты 1 „„„, удовлетворяющий условию (2). Выходной сигнал усилителя 27 V>„>(t) одновременно подается на сигнальный вход адаптивного фильтра 8 и на вход частотного детектора 30, выход которого соединен с входом управителя 32..Частотный детектор 30 и управитель 32 образуют систему автоматической подстройки частоты (АЛЧ), т.е. систему подстройки частоты резонанса контура входного блока 25 и частоты гетеродина 29 за возможными изменениями положения центральной частоты 1 „,на частотной оси. Система АПЧ работает следующим образом. Если (4) 5

25 то частотный детектор 30 вырабатывает соответствующее управляющее напряжение U „ öD, воздействующее на управитель 32, в качестве которого используется варикап. Схема управителя

32 и его функции в блоке 7 и блоке 10 идентичны управителю 36, однако система АПЧ обеспечивает подстройку блока 7 и блока 10 под.принимаемые ПСП

M<<(t), а система генератора 33 — управитель 36 обеспечивают перестройку частоты приема блока 7 и блока 1О по линейному закону во всем диапазоне принимаемых полезных сигналов S(t).

Аналогично описанному осуществляется прием и слежение за ПСП И (t) в блоке 10. Принципиальное отличие состоит не в приеме и слежения за ПСП

H<>(t), a в различении этих помех при приеме и возобновлении слежения за ними соответствующих блоков памяти при пропадании и дальнейшем появлении укаэанных выше ПСП, Для этого подробно рассмотрим работу блока 9.

1600000 соответствуюцего не ССП М (), а ПСП

II>(t) во вторую адресную ячейку. !!мпульс "1" с выхода триггера 34 прекрацает счет временных импульсов,с 5 работаюцего непрерывно генератора 37 в счетчике 39. Таким образом, в счетчике 39 происходит запись времени захвата не ПСП I<(t), а ПСП iI<(t), поступающего на второй вход блока 41.

Поскольку числа, записанные в блок 40, равны (произошел захват блока 7 и блока 10 одной и той же ПСП М,(), то на выходе блока 40 появится импульс "1" который поступает одвновременно на первые входы элементов И-HE. Так как блок 7 захватил ПСП М <(t) раньше, то на первом выходе блока 41 появится импульс "1". В результате на входах элемента.И-НЕ 42 будут "1", на выходе 2р также появится импульс "1", разрешающий считывание записанного числа 0010 в втором адресе ОЗУ 52. Это число через инвертор 53 подается одновременно на вход блока 48 и блока 54. В 25 блоке 48 постоянно записано число

0001, а в блоке 54 — число 0010. Так как совпадение происходит в блоке 54, то на выходе @ ока 54 появляется импульс "1", который через инвертор 55 3р поступает па вход триггера 34, разрешая вновь продолжить работу генератора 33, осуцествляя тем самым дальнейший поиск ПСП блока 10 по диапазону частот. При дальнейших захватах .

ПСП II,(t) блока 10 будет происходить то же: прием ПСП !I<(t) будет продолжать вести блок 7, а блок 10 продолжит поиск дальше.

При захвате ПСП N<(t) блока 10 40 произойдет только зайись числа 0010 во второй адрес ОЗУ 52 и блок 10 будет отслеживать ПСП I (t). При попадании ПСП !1,(t) импульс "0" с триггера 34 разрешит дальнейшую работу ге- 45 гератора 33, блок 7 продолжит поиск .и захватит ПСП Г1 (). При захвате этой помехи данные с АЦП 28 поступают на первый вход блока 40, импульс

"1" с выхода триггера 34 разрешает однократный запуск формирователя 45, выход которого одновременно подключен к адресному (первому) входу и входу данных (второму) ОЗУ 46. Поскольку в этот момент на вход И (третий) подается "0" (за счет прохождения "1" через инвертор 44, то в ОЗУ

46 происходит запись числа 0001 в первую адресную ячейку. Импульс логической "1" с выхода триггера 34 прекрацает счет временных импульсов в счетчике 38, в котором происходит запись времени захвата ПСП II<(t), поступающего на первый вход блока 41, Ввиду того, что числа, записанные в блок 40, равны, то на выходе блока

40 появится импульс "1", который пос тупит одновременно на первые входы элементов И-НЕ 42 и 43, так как блок

10 захватил ПСП M (t) раньше, то на втором выходе блока 41 появится импульс "1". В результате на входах элемента И-HE 43 будут "1", на выходе также появится импульс "1", разрешающий считывание записанного числа

0001 в первом адресе ОЗУ 46. Далее импульс совпадения появится на выходе блока 48 и этот импульс "1" через инвертор 49 поступит на вход триггера 34, разрешая вновь. продолжить работу генератора 33, осуществляя тем самым дальнейший поиск ПСП блока 7.

Инверторы 47 и 53 установлены вследствие того, что выход ОЗУ 46 и выход

ОЗУ 52 инвертирующие.

Сигнал с входного блока 25 подается на вход анализатора 12, т.е. на входы всех параллельных полосовых фильтров. Выход каждого полосового фильтра соединен с сигнальным входом отдельного компаратора. При появлении ПСП Г1 () в полосе частот одного из полосовых фильтров, его выходное напряжение превысит порог срабатывания соответствуюцего ему компаратора, на выходе которого появится импульс

"1". Этот импульс подается на один из входов m-входовой схемы сравнения и на вход отдельного усилителя постоянного тока (УПТ). Все отдельные выходы УТП подключены в анализатор 12 к соответствующим входам m-входного сумматора, на выходе которого сформируется управляюцее напряжение, oGecпечиваюцее перестройку режекторного фильтра 5 по диапазону и его настройку строго на ПСП i1 (). Указанный импульс "1", поступая на вход ш-входовой схемы сравнения, приведет к появлению на ее выходе тоже импульса "1". Это напряжение поступает на третий вход коммутатора 4 и третий вход коммутатора 18. В результате этого на выход данных коммутаторов поступят не сигналы соответственно с входа предлагаемого устройства и с входа блока 16, а с выхода режекторного фильтра 5 и с

1600000

10 выхода вычитателя 17 соответственно, т.е. в этом случае н сигналах на выходах коммутаторов 4 и 18 будет практически отсутствовать ПСП M <(t). Аналогично первому работает анализатор

13, осуществляя настройку режекторного фильтра 6 под ПСП M<(t) и управляя работой коммутаторов 4 и 18, Сигнал на входе адаптивного фильт- 10 ра 8 можно представить в виде

ЧБп t) И (t)+S <(t)+n(t) (5) где S (t) — часть полезного сигнала

S(t) попавшая в полосу пропускания Ьй усилителя 27.

Выходной сигнал адаптивного фильтра 8 имеет вид:

1imZ t (t) =limWi (t) ° Ч „,(t) =M1(") (7) -асю - о;>, 5

Сигнал на входе адаптивного филь- тра 11 можно представить в виде

ЧБд (t) =M (t)+S (t)+п(), (8)

1 где W (t) — изменяемая во времени импульсная характеристика 25 адаптивного фильтра.

При воздействии сигнала ошибки

Я(t) с выхода широкополосного усилителя 15 на управляющий вход адаптивного, фильтра 8, передаточная функция W,(t) последнего изменяется таким образом, что в вычитателе 17 обеспечивается оптимальное (по критерию минимума среднеквадратической ошибки) подавление ПСП N (t) во входном воздействии

Ч,(t). Действительно совокупность из последовательно соединенных перемножителя и интегратора адаптивного фильтра 8 образует коррелятор, выходной отклик которого 2 (t) характери-( зует степень линейной стохастической взаимосвязи между воздействием V+„>(t) на сигнальном (т.е. с выхода усили теля 27 и управляющем g(t) (т.е. с выхода широкополосного усилителя 15) входах адаптивного фильтра

8. Этим и обеспечивается формирование выходного сигнала 41() адаптивного фильтра 8, в максимальной степени похожего" на подавляемую ПСП

M (t) (а значит и ее подавление в 50 ! вычитателе 17) . При этом можно показать, что где S (t) — часть полезного;сигнала

S(t), попавшая в полосу пропускания д f усилителя 27.

Выходной сигнал адаптивного фильтра 11 имеет вид

z (t) - W,(t) ° V 6„,.(t), (9) где W (t) — изменяемая во времени им2 пульсная характеристика адаптивного фильтра 11.

При воздействии сигнала ошибки

f(t) с выхода широкополосного усилителя 15 на управляющий вход адативного фильтра 11 передаточная функция

W (t) последнего изменяется таким образом, что в вычитателе 17 обеспечивается оптимальное (по критерию минимума среднеквадратической ошибки) подавление ПСП И (t) во входном воздей2 ствии V)(t), Адаптивный фильтр 8 и адаптивный фильтр 11 идентичны, поэтому для адаптивного фильтра 11 справедливо

limZ<(t) =limW<(t) V (t) =M2(t) . (10) "воо ->сю

Выходные сигналы адаптивных фильтров 8 и l l складываются в сумматоре

14 и с его выхода поступают на инвер тирующий вход вычитателя 17 °

Таким образом, адаптивный фильтр

8 учитывает и устраняет др. вычитателя

17 возможные различия характеристик при прохождении ПСП M<(t) от входа предлагаемого устройства через блок

l6 до неинвертирующего входа вычитателя 17 и от входа устройства через блок 7, адаптивный фильтр 8 и сумматор 14 до инвертирующего входа вычитателя 17. В то же время адаптивный фильтр 11 учитывает и устраняет до вычитателя 17 возможные различия характеристик при прохождении ПСПМ () от входа предлагаемого устройства через блок 16 до неинвертирующего входа вычитателя 17 и от входа предлагаемого устройства через блок 10, адаптивный фильтр 11 и сумматор 14 до инвертирующего входа вычитателя 17. !

Кроме того, необходимо устранить

ПСП М, (t), претерпевшие частотноселективные искажения в блоке 16 с практически неибежной дисперсионностью его.характеристик. Адаптивные фильтры 8 и 11 также позволяют устранить влияние изменения характеристик..

1600000

ПСП М < (t) во времени (поскольку предполагается, что параметры ПСП

H<>(t) изменяются медленнее, чем параметры самого сигнала S(t), который

5 по условию является существенно более широкополосным по сравнению с подавляемыми ПСП И((1).

На неинвертирующий вход вычитателя

17 поступает через блок 16 входное воздействие V1(t), а на инвертирующий вход — сигнал с выхода сумматора 14

v (к) V2(t) = 41(t) + Z2(t). (11) Адаптивные фильтры 8 и 11 настраиваются таким образом, чтобы минимизировать мощность Р . Отсюда следует, что минимизируется мощность разностей Р— Р и Рм — Р . В этом ! 2 случае, выходной сигнал сумматора 14

Ч () является наилучшей оценкой 30

И,2(t) в смысле минимума среднеквадратической ошибки.

Шумы, п(t) не коррелированные с

ПСП И 1 (Г), остаются нескомпенсированными. Сигнал S(t) проходит на вы- 35 ход вычитателя 17 практически беэ ис кажения, так как передаточная функция для сигнала S(t) адаптивных фильтров 8 и 11 равна 1.

Для минимизации искажений сигнала 40

S(t) необходимо повышать отношение сигнал/шум 11 <

S(t) ОТ ОТ () (13)

45 на неинвертирующем входе вычитателя

17, а также уменьшить отношение сигнал/шум h> на сигнальном входе адаптивного фильтра 8 и уменьшать отноН шение сигнал/шум Ь на сигнальном входе 11 адаптивного фильтра

Ь вЂ” (14) н;ю ю: чл та""

Таким образом, если ПСП И, () присутствуют, то очищенный сигнал Чр(, + VI jñ выхода режекторных фильтров 5 и 6 через второй вход коммутаИз соотношений (1) и (11) следует, что выходной сигнал вычитателя 17

V>(t) л ожно представить в виде

Чьб(е)=Ч,(t)-Z,(t)-Е (Е)=S(t)+N,()+

+М (а)+и(с)-Z,(t)-Е (с). (12) 12 тора 4 поступает на вход частотного детектора 1, а очищенный сигнал V>>(t) (12) с выхода вычитателя 17 через второй вход коммутатора 18 поступает на вход блока 19 и на первый вход фазового детектора 22. Если же обе ПСП

И1 () отсутствуют, то входное воздействие V<(t) с входа предлагаемого устройства через первый вход коммутатора 4 поступает на вход частотного детектора 1 и это же входное воздействие V„(t) с выхода блока 16 через первый вход коммутатора 18 поступает на вход блока 19 и на первый вход фазового детектора 22.

На выходе частотного детектора 1 по результатам приема элемента сигнала S (t) за тактовый интервал времеk ни сформируется напряжение U„>(t), которое является функцией отклонения значения мгновенной средней частоты принятого элемента сигнала Е » от частоты настройки частотного детектора 1 (15) U„,() = Р,(„-,) Данное напряжение U(,>(t) интегрируется за время тактового интервала интегратора 2, выходное напряжение которого равно и, 1

U„, (r) = - J U, (с)4С, (16)

Л о где ь — постоянная времени интегратора 2.

Напряжение Ug1(t) с выхода интегратора 2 поступает на вход АЦП 3, который преобразует данное напряжение в код, соответствующий мгновенной средней частоте f» принятого текшего элемента сигнала Ы„(t), который и выдается на первый выход предлагаемого устройства.

Блок 16 производит задержку входного воздействия на время t » равное длительности обработки одного элемента сигнала S <(t), с момента поступления его на вход предлагаемого устройства до момента выдачи решения о частоте Ы» данного элемента сигнала

8 »(t) в виде кода с выхода АЦП 3.

В блоке 19 опорная частота Е и подстраивается под,мгновенную частоту

f„ сигнала S»(t) лишь в моменты поступления элементов сигнала S<(t) с частотой f „ G ) f „ . Опорный сигнал

Ы <(t) с частотой „д „ с выхода блока

19 поступает на вход генератора 20, 1600000

UTD(t) Г2(ч Ч „) ° (17) Напряжение U,в(С) интегрируется интегратором 23 и поступает на вход

АЦП 24, который преобразует его в код, соответствующий фазе принятого элемента сигнала S„(t). Дальнейшая работа предлагаемого устройства дпя приема сигналов с ЧФМ происходит аналогично описанному циклу приема одного элемента сигнала S <(t).

Ф о р м у л а и з обретения

35

1. Устройство для приема сигналов с частотно-фазовой модуляцией, содер40 жащее последовательно соединенные частотный детектор, первый интегратор и первый аналого-цифровой преобразователь, выход которого является первым выходом устройства и соединен

45 с входом ключа, первый вход первбго коммутатора соединен с первым входом первого режекторного фильтра и входом блока задержки и является входом устройства, выход первого режекторного фильтра соединен с вторым входом первого коммутатора, выход которого соединен с входом частотного детектора, выход блока задержки соединен с Первым входом второго коммутатора и первым входом вычитателя, второй вход второго коммутатора соединен с входом широкополосного усилителя, выход второго коммутатора соединен с входом который преобразует данный сигнал

S„(t) в множество опорных сигналов

I

S „„(t) . Каждый опорный сигнал So„„ с отдельного выхода генератора 20 по5 ступает на соответствующий сигнальный вход ключа 21. В ключе 21 под действием кода, содержащего информацию о мгновенной средней частоте Г„принятого элемента сигнала S<(t), производится коммутация К-ro сигнального входа, соответствующего данной частоте на выУ( ход ключа 21. Опорный сигнал Son „(), центральная частота которого равна мгновенной средней частоте f принято-15 го элемента сигнала S<(t) с выхода ключа 21 поступает на второй вход фазового детектора 22, на первый вход которого поступает задержанный.на время t+ текущий элемент сигнала $„() .20

На выходе фазового детeKTdpa 22 сформируется напряжение U (t), являющееся функцией разности фаз принятого

С, I <(t) и опорного Ы,,„п (t) сигналов блока выделения несущей и первым входом фазового детектора, выход которого через второй интегратор соединен с входом второго аналого-цифрового преобразователя, выход которого является вторым выходом устройства, выход блока выделения несущей через генератор частоты соединен с соответствующими входами ключа, выход которого соединен с вторым входом фазового детектора, а также первый адаптивный фильтр и первый анализатор,.о т л ич а ю щ е е с я тем, что, с цепью повышения помехоустойчивости при воздействии двух сосредоточенных помех, введены второй режекторный фильтр, блок управления, два блока приемника, второй адаптивный фильтр, второй ана I лизатор и сумматор, причем первые входы второго режекторного фильтра первого и второго блоков приемников являются входом устройства, выход второго режекторного фильтра соединен с вторым входом первого коммутатора, третий вход которого и третий вход второго коммутатора соединены с первыми выходами первого и второго анализаторов, второй выход первого анализатора соединен с вторым входом первого режекторного фильтра, второй выход второго анализатора соединен с вторым входом второго режекторного фильтра, первый выход первого блока приемника соединен с входом первого анализатора, вход второго анализатора соединен с первым выходом второго блока приемника, вторые выходы первого и второго блоков приемника соединены соответственно с первыми входами первого и второго адаптивных фильт. ров, вторые входы которых соединены с выходом широкополосного усилителя, вход которого соединен с выходом вычитателя, второй вход которого соединен с выходом сумматора, входы которого соединены с выходами адаптивных фильтров, 1 третий выход первого блока приемника соединен с первым входом блока управления, второй и третий входы которого соединены с четвертым выходом первого блока приемника, третий выход второго блока приемника, соединен с четвертым входом блока управления, пятый и шестой входы которого соединены с четвертым выходом второго блока приемника, первый и второй выходы..блока управления соединены соответственно с вторы!

1600000

30 ми входами первого и второго блоков приемника.

2. Устройство по п. 1, о т л и ч аю щ е е с я тем, что блоки приемника содержат входной блок, первый вход которого соединен с входом порогового .блока и является первым входом блока

1 приемника, первым выходом которого является выход входного блока, соеди- 0 ненный с первыми входами смесителя и аналого-цифрового преобразователя,выход которого является третьим выходом блока приемника, выход порогового блока соединен с вторым входом аналогоцифрового преобразователя и входом триггера, который является вторым входом блока приемника, четвертым выходом которого является выход триггера, соединенный через последовательно соединенные генератор пилообразного напряжения, первый управитель, блок задержки и гетеродин с вторым входом смесителя,. выход частотного детектора через второй управитель соединен с 25 вторым входом входного блока, выход смесителя через усилитель промежуточной частоты соединен с входом частотного детектора и является вторым вы-. ходом блока приемника.

3. Устройство по п. i, о т л и— ч а ю щ е е с я тем, что блок управления содержит генератор меток, выход которого соединен с первыми вхо. дами первого и второго счетчиков, вторые входы которых являются соответственно третьим и шестым входами блока управления, выходы счетчиков соединены с входами блока сравнения времени, входы блока сравнения данных

1 40 являются первым и четвертым входами блока управления, а выход соединен с первыми входами первого и второго элементов И-НЕ, вторые входы которых соединены с соответствующими выходами блока сравнения времени, входы первого инвертора и первого формирователя адреса являются пятым входом блока управления, выход первого формирователя адреса соединен с первым и вторым входами первого оперативного запоминающего устройства, третий вход .которого соединен с выходом первого инвертора, соединенным с выходом второго элемента И-НЕ, выход первого оперативного запоминающего устройства через последовательно соединенные второй инвертор и первый блок сравнения адресов соединен с входом третьего инвертора, выход которого является первым выходом блока управления, входы четвертого инвертора и второго формирователя адреса являются вторым входом блока управления, выход второго формирователя адреса соединен с первым и вторым входами второго оперативного запоминающего устройства, третий вход которого соединен с выходом четвертого инвертора, соединенным с выходом первого элемента И-НЕ, выход второго опе. ративного запоминающего устройства через пятый инвертор соединен с входами первого и второго блоков сравнения адресов, выход второго блока сравнения адресов соединен с входом шестого инвертора, выход которого является вторым выходом блока управления.

1600000

0m 55 rf 5дЯ л7

Составитель Н. Лазарева

Техред М,Дидык

Корректор JI. Бескид

Редактор Ю.. Середа

Заказ 3751

Тираж 527

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д.-4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101