Устройство памяти на кадр цифрового теливизионного изображения

Устройство памяти на кадр цифрового теливизионного изображения

Иллюстрации

Показать все

Реферат

 

Изобретение относится к прикладному телевидению и может быть использовано в системах обработки и передачи изображений. Целью изобретения является обеспечение считывания сигнала кадра цифрового телевизионного изображения в любом направлении независимо от порядка записи. Устройство памяти на кадр цифрового телевизионного изображения (УПКЦТИ) содержит входные мультиплексоры 1, 2,3, 4, входные сдвиговые регистры 5, 6, 7, 8, входные буферные регистры 9, 10, 11, 12, блоки оперативной памяти 13, 14, 15, 16, выходные мультиплексоры 17, 18, 19, 20, выходные буферные регистры 21, 22, 23, 24, выходные сдвиговые регистры 25, 26, 27, 28 и блок управления и синхронизации 29. УПКЦТИ позволяет, осуществляя считывание кадра в любом направлении, обеспечить поворот растра на 90, 180, 270° относительно центра кадра и на 180° относительно диагоналей кадра. 1 з.п. ф-лы, 7 ил., 2 табл.

2 А1

СО)ОЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (51)5 Н 04 И ?«

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМ,К СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ.

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4424 118/24-09 (22) 13.05.88 (46) 15.10.90. Бюл. М - 38 (72) А.Ф. Буэин, В.Н. Гапонов, Д.А. Ильин.и А.Б. Марчук (53) 621.397(088.8) (56) Патент СНА Р 4220965, кл. Н 04 Н 9/535, 1982. (54) УСТРОЙСТВО ПАМЯТИ НА КАДР ЦИФРОВОГО ТЕЛЕВИЗИОННОГО ИЗОБРАЖЕНИЯ (57) Изобретение относится к прикладному телевидению и может быть использовано в системах обработки и передачи изображений. Целью изобретения является обеспечение считывания сигнала кадра цифрового телевизионного изображения в любом направлении

Изобретение относится к прикладному телевидению и может быть использовано в системах обработки и передачи изображений., Целью изобретения является обеспечение счйтывания сигнала кадра цифрового телевизионного изображения в любом направлении независимо от порядка записи.

На фиг. 1 приведена структурная схема устройства памяти на кадр цифрового телевизионного изображения; на, фиг. 2 — временные диаграммы работы входных мультиплексоров; на фиг. 3— размещение цифровой телевизионной информации в блоках оперативной памяти; на фиг. 4 — временные диаграммы работы выходных мультиплексоров; на фиг. 5 — структурная схема блока управления и синхронизации; на фиг.6— временные диаграммы .работы устройства

2 независимо от порядка записи. Устройство памяти на кадр цифрового телевизионного изображения (УПКЦТИ) содержит входные мультиплексоры 1-4, входные сдвиговые регистры 5-8, входные буферные регистры 9-12, блоки

13-16 оперативной памяти, выходные мультиплексоры 17-20, выходные буферные регистры 21-24, выходные сдвиговые регистры 25-28 и блок 29 управления и синхронизации. УПКЦТИ позволяет, осуществляя считывание кадра в любом направлении, обеспечить поворот растра на 90, 180, 270 относительно центра кадра и на 180 относительно диагоналей кадра. 1 з.п.ф"лы

7 ил., 2 табл.

I в режиме "Запись"; на фиг. ? — временные диаграммы работы устройства в режиме "Чтение .

Устройство памяти на кадр цифрового телевизионного изображения содержит входные мультиплексоры 1-4, входные сдвиговые регистры 5-8, входные буферные регистры 9-12, блоки 13-16 оперативной памяти, выходные мультиплексоры 17-20, выходные буферные регистры 21-24, выходные сдвиговые регистры 25-28 и блок 29 управления и синхронизации.

Устройство работает следующим образом.

В режиме "Запись" цифровой телевизионный сигнал поступает на входы входных мультиплексоров 1-4. При этом входную информацию в течение времени одной строки пропускает через себя лишь один иэ мультиплексоров, а через,600002 остальные три мультиплексора проходит .информация, хранящаяся в одном из входных сдвиговых регистров 5-8. Записанные таким образом четыре точки из четырех входных сдвиговых регистров

5-8 перезаписываются во входные буферные регистры 9-12 и затем в блоки 13-

16 оперативной памяти. Подобное включение входных мультиплексоров 1-4 ,неизменно в течение одной строки циф,ровой телевизионной информации, а при приходе информации следующей строки происходит переключение входных мультиплексоров, и к входу устройства под-15 ключается другой мультиплексор. Временные диаграммы работы входных мультиплексоров приведены на фиг. 2, где высоким уровнем обозначен мультиплексор, который в данный момент пропус- 20 кает через себя входную информацию.

Благодаря такому включению мультиплексоров информация в блоках 13-16 опе-! ративной памяти располагается таким

| образом, как это показано на фиг.3, где изображено размещение цифровой телевизионной информации в блоках 1316. Над каждой точкой, представляю-. щей собой дискрет цифровой телевизионной информации, проставлен номер блока оперативной памяти, в котором данная точка записывается.. При этом четные строки соответствуют второму полю телевизионного изображения, а нечетные — первому.

Такое расположение информации в блоках 13-16 оперативной памяти, которое стало возможным благодаря переключению входных мультиплексоров 1-4 в соответствии с фиг. 2 дает возможность считывания информации (фиг,3)

: в любом горизонтальном или вертикальном направлении.

При любом направлении считывания в выходные буферные регистры 21-24

45 поступает информация из четырех различных блоков 13-16 оперативной памяти. А это и является обязательным условием.при согласовании скорости следования телевизионной информации с медленной скоростью работы блоков

13-16 оперативной памяти.

В режиме Чтение" цифровая телевизионная информация из блоков 13-16 оперативной памяти попадает на выходные сдвиговые регистры 25-28 через выходные буферные регистры 21-24 и через выходные мультиплексоры 17-20, Выходные мультиплексоры 17-20 обеспечивают необходимое направление считывания информации из блоков 13-16 оперативной памяти. Например, пусть необходимо организовать считывание из блоков 13-16 оперативной памяти таким образом, чтобы нормально записанное изображение считывать не по строкам, как оно было записано, à IIQ колонкам, т.е. считывать сначала первые точки всех строк, затем вторые и т.д. Для этого переключение выходных мультиплексоров 17-20 необходимо осуществлять так, как это показано на фиг.4, где показаны временные диаграммы работы выходных мультиплексоров 17-20.

Все управляющие сигналы формируются в блоке 29 управления и синхронизации (фиг. 5). В состав блока 29 управления и синхронизации входят блок

30 постоянной памяти со счетчиком 31 и дешифратором 32 команд на адресном входе, счетчик 33 точек, счетчик 34 строк с коммутатором 35 на счетных входах, мультиплексоры 36 и 37, блок

38 постоянной памяти переключения мультиплексоров, триггер 39, элемент

И 40, элемент И 41. В режиме "Запись" через дешифратор 32 команд на блок

30 поступает код команды Запись".

Блок 30 формирует управляющие сигналы в соответствии с временной диаграммой работы устройства, приведенной на фиг. 6. Разрешение на счет счетчика

31 дается только во время активной части строки при отсутствии гасящих импульсов строк и полей на элементе

И 40. Счетчики 33 и 34 точек и строк в режиме Запись" работают в прямом счете благодаря подаче соответствующих сигналов из блока 30 и дешифратора 32 команд. Сформированный адрес на блоки 13-16 оперативной памяти поступает из блока 29 управления и синхронизации через мультиплексоры

36 и 37. А переключение входных и выходных мультиплексоров 1,2,3,4,17,18, 19 20 осуществляется выходными сигналами блока 38 постоянной памяти переключения мультиплексоров. Режим

"Чтениеи задается кодом команды, поступающим на дешифратор 32 команд. Вре менные диаграммы работы устройства в режиме "Чтение" приведены на фиг. 7.

В режиме Чтение" существует возможность прямого и обратного счета счетчиков 33 и 34. При этом адрес первой считываемой точкй загружается в счетчики 33 и 34 из блока 30 постоянной

160000 памяти, а направление счета задается кодом команды, поступающей на дешифратор 32 команд. В соответствии с этим кодом переключаются мультиплексоры 36 и 37, когда необходимо считывание не по строкам, а по колонкам, и этот же код команды изменяет работу блока 38 постоянной памяти йереключения мультиплексоров в разных режимах считывания.

В табл. 1 приведена кодировка блока 30.

Предполагается, что работа осуществляется с кадром размером 512х512 отображаемых элементов. Начальные адреса для счетчика 33 и 34 точек и строк заданы в десятичном коде. Коды, поступающие с выхода дешифратора 32 команд на адресные входы блока 30, 20 имеют следующую интерпретацию: 000— запись информации в блоки 13-16 оперативной памяти; 001 — нормальное чтение информации из блоков 13-16 оперативной памяти, т,а, чтение в 25 том же порядке, в котором осуществлялась запись; 010 — чтение информации в формате, повернутом относительно центра кадра на 90 по часовой стрелке; 011 — чтение информации в формате 30 повернутом относительна центра кадра на 180 ; 100 — чтение информации в формате, повернутом относительно центра кадра на 270 ; 101 — чтение информации в формате, повернутом на 180 относительно главной диагонали кадра

I изображения; 110 — чтение информации в формате, повернутом на 180 относительно второй диагонали кадра изображения.

Этот же код команды из дешифратора 4О

32 поступает на адресные входы блока

38 постоянной памяти переключения мультиплексоров.

И табл. 2 приведена кодировка блока 38. 45

Управляющие сигналы с выходов блока 38 поступают на входные мультиплексоры 1-4 и выходные мультиплексоры 17-20 и позволяют организовать запись цифровой телевизионной информации в блоки 13-16 оперативной памяти .и".считывание эФой информации в одном из форматов, определяемом кодом команды, приходящим на дешифратор 32 команд. 55

Кроме сигналов управления мультиплексорами блок 38 постоянной памяти доопределяет адреса блоков 13-16 оперативной памяти в соответствии с таб2 6 лицей кодировок, приведенной на фиг.9.

Такое доопределение адреса вызвано, необходимостью записи и считывания сразу четырех значений яркости, расположенных в различных блоках оперативной памяти по различным адресам (фиг. 3).

Таким образом, предлагаемое уст" ройство памяти на кадр цифрового телевизионного изображения позволяет осуществлять считывание кадра цифрового телевизионного иэображения в любом выбираемом направлении, независимо от порядка записи, а следовательно обеспечить поворот растра.

Формула изобретения

t. Устройство памяти на кадр цифрового телевизионного изображения, содержащее четыре входных сдвиговых регистра, четыре входных буферных регистра, четыре блока оперативной памяти, четыре выходных сдвиговых регистра и блок управления и синхронизации, при этом выход данных первого — четвертого входных сдвиговых регистров соединен. соответственно с входом данных первого — четвертого буферных регистров, выход данных первого — четвертого буферных регистров соединен соответственно с входом данных первого — четвертого блоков оперативной памяти, причем выход данных четвертого выходного сдвигового регистра является выходом устройства, о т л ич а ю щ е е с я тем, что, с целью обеспечения считывания сигнала кадра цифрового телевизионного изображения в любом направлении независимо от порядка записи, введены четыре входных мультиплексора, четыре выходных мультиплексора и четыре выходных буферных регистра, при этом первые входы данных первого — четвертого входных мультиплексоров объединены между собой и являются входом данных устройства, вторые входы данных первого — четвертого входных мультиплек соров соединены с выходом четвертого, первого, второго и третьего входных сдвиговых регистров, выходы данных первого — третьего и соответственно первого — четвертого входных сдвиговых регистров, а управляющие входы первого — четвертого входных мультиплексоров соединены соответственно с первым — четвертым управляющими выходами блока управления и синхрони1600002

30 зации, управляющие входы первого четвертого входных сдвиговых регистров объединены между собой и подключены к пятому управляющему выходу блока управления и синхронизации, управляющие входы первог о — четвертого входных буферных регистров объединены между собой и соединены с шестым управляющим выходом блока управления

1О и синхронизации, адресные входы первого — четвертого блоков оперативной памяти объединены между собой и подключены к адресному выходу блока управления и синхронизации, первые управляющие входы первого — четвертого

15 блоков оперативной памяти объединены между собои и подключены соответственно к седьмому управляющему выходу блока управления и синхронизации, вторые управляющие входы первого четвертого блоков оперативной памяти объединены между собой и подключены соответственно к восьмому управляюще1

1 му выходу блока управления и синхро:низации, выход данных первого блока оперативной памяти соединен соответственно с первым — четвертым входами данных первого — четвертого выходных мультиплексоров, выход данных второго блока оперативной памяти соединен соответственно с первым — четвертым входами второго, третьего, четвертого и первого выходных мультиплексоров, выхОд данных третьего блока оперативной памяти соединен соответственно с первым — четвертым входами данных третьего, четвертого, первого и второго выходных мультиплексоров, выход данных четвертого блока оперативной памяти соединен соответственно с первым — четвертым входами данных четвертого, первого, второго и третьего выходных мультиплексоров, выходы данных первого — четвертого выходных мультиплексоров соединены соответст- 4 венно с входами данных первого — четвертого выходных буферных регистров, выходы данных которых подключены соответственно к первым входам данных первого — четвертого выходных сдвиговых регистров, второй вход данных второго выходного сдвигового регистра соединен с выходом данных первого выходного сдвигового регистра, второй вход данных третьего выходного сдви- 55 гового регистра соединен с выходом данных второго выходного сдвигового регистра, второй вход данных четвертого сдвигового регистра соединен с выходом данных третьего выходного сдвиг ового регистра, управляющие входы первого — четвертого выходных мультиплексоров соединены соответственно с девятым, десятым, одиннадцатым и двенадцатым управляющими выходами блока управления и синхронизации, тринадцатый управляющий выход которого подключен к управляющим входам первого — четвертого выходных буфер- ных регистров, первые управляющие входы первого †. четвертого выходных сдвиговых регистров объединены между собой и подключены к четырнадцатому управляющему выходу блока управления и синхронизации, вторые управляющие входы первого — четвертого выходных сдвиговых регистров объединены между собой и подключены к пятнадцатому управляющему выходу блока управления и синхронизации, причем первый вход блока управления и синхронизации является входом тактовых импульсов, второй вход блока управления и синхронизации является входом гасящего импульса строк, третий вход блока управления и синхронизации является входом гасящего импульса нечетных полей, четвертый вход блока управления и синхронизации является входом гасящего им- пульса четных полей, а пятый вход блока управления и синхронизации является входом кода команды.

2. Устройство по п. 1, о т л и ч а ю ц е е с я тем, что блок управления и синхронизации содержит два узла постоянной памяти, два мультиплексора, три счетчика, дешифратор, коммутатор, КБ-триггер и два элемента И, при этом первый вход первого элемента И является первым входом блока управления и синхронизации, выход первого элемента И подключен к первому счетчику, выходы которого соединены с соответствующими входами первого узла постоянной памяти, первый адресный выход которого соединен с информационным входом второго счетчика, второй адресный выход первого узла постоянной памяти соединен с информационным входом третьего счетчика, семь выходов управления первого узла постоянной памяти является соответственно пятым, шестым, седьмым, восьмым, тринадцатым, четырнадцатым и Пятнадцатым управляющими вы- I ходами блока управления и синхронизации, первый и второй входы второго элемента И соединены соответственно

1600002

10 с R- u S-входами RS-триггера и являются третьим и четвертым входами блока управления и синхронизации, второй вход первого элемента И подключен к входу сброса второго счетчика, первому входу коммутатора и являетея вторым входом блока управления и синхронизации, третий вход первого элемента

И соединен с выходом второго элемента о

И и входом сброса третьего счетчика, адресный вход дешифратора является пятым входом блока управления и синхронизации, выход данных дешифратора подключен к входу данных первого узла постоянной памяти и первому входу данных второго узла постоянной памяти, первый выход управления дешифратора соединен с вторым входом коммутатора, а второй выход управления дешифратора соединен с вторым входом

20 коммутатора, а второй выход управления дешифратора соединен с управляющими входами первого и второго мультиплексоров, синхровходы которых объединены и подключены к синхровходу второго узла постоянной памяти и выход RS-триггера, восьмой и девятый выходы управления первого узла постоянной памяти соединены соответственно с первым и вторым входами управления второго счетчика, выход данных которого подключен к первым входам данных первого и второго мультиплексоров, первый и второй выходы управления коммутатора подключены соответственно первому и второму входам управления третьего счетчика, выход данных которого соединен с вторыми входами данных первого и второго мультиплексоров, восемь выходов управления второго узла постоянной памяти являются соответственно первым, вторым, третьим, четвертым, девятым, десятым, одиннадцатым и двенадцатым выходами блока управления и синхронизации, а выходы данных первого и второго мультиплексоров и второго узла постоянной памяти объединены и явля.ются адресным выходом блока управления и синхронизации.

Таблица,600002.,Продолжение

1600002

14

Таблиц

) ч ) Ч

СИ

Ъ

Радес

C.7; г ) 3

%>

ЮЕ ) ь

8 0

0 E O

0 00,0 C осp,-"/ о 0.0/C г, р { {

00/CC

Gr C {

0 б{./ 0

00/ { О{ooc

0{00 {

070(0

О/ 0{7 о/{ оа б{ { 0 {

0{{ {Î

0{/,{{

70000 (000_#_.{0 070

{00/{

{а {Оо

{О{ 0{

j 0 f,"E О

{о,,/7

/ {Ооо

{ P0O{

/ {О/о

{{О l f

{р о0000-Оооо о о/ОООЮОО CсО О

0Р{ 000ÎООООО

О0 0 10 Ооб О 000 оооог {{0î{ñî

0 оо o / 0î { с о{ 7

00ООО/ОС({Е О оооосО{ { {i ð/

ОЕО СО О O{ { О{ {

OC C0{ /g 0Of f 0

ОООО Р С j {000{

O00OOr r б {{00 ооо оо 1 {Оl {00 ооОО /0{ {О«{ о Ooo / {O 00 {/ о ооооооо{ {о f (ОООООО{ { {00{

ОООО0{00{{ {O

000 О 7 00{ 00{ { оооо/ {{оо {оо оооов{{о { {оо оооо f Ox {ооо{

ОООО({00O{ {О

0000000 { {0{1 оооо{ { {оо{ оо

000 О / OO / g 0

ОООООРО0 7t {Î

0000ОО{ ({бо{ о0ооо i 00 о/ Of 0/ О/

0{0/ О /О

I { / { {

0000000 0

010г0 {О

0/0{ 0{0

{ {

О/ 7 О{ { 00

0/g 000{ ({000/ /0

000{ {Î 8/

«{{у{{{

/0(0{0{0

О/О/ О{ 0Р

0 g 000000

000{/ О {{ { 0OO{ {O

{0 // 000{

С< гО { 00

o{/0 //0О

{ О {{000{

{{о ОО{ {0 ооо{{о f /

000 СУО 8/

{{ ОООЙ{0

{Î{/00Oi о/ {0{{00

1600002

Номер 1поле 2поле 1поле 2поле 1поле 2поле 1пале 2поле

2 3 4 5 б 7 8 а) ) 600002

19 13

lB 16

16

1б

5 П

1 поле 2поле 1поле 2попе 1поле 2поле 1поле 2поле

Нонер 1 2 3 4 5 д 7 д

cmpwu

mS170 а) 6) т518 г) т51У

1 строка °

2стрОка х

3cmporra °

4 строка

5 строка °

18 б строка х

1б

15 .Х

1Л

8

1 600002

1 б00002 а) Знс/

Ядр

6>. 3n г7 с$ д) QQ2 6

Agp б)

CS ф

Зж2

Г)

ЗнсЗ

Фиг. 7

Составитель О. Канатчикова

Техред M.Äèäûê Корректор Н,Ревская

Редактор Т.Парфенова

Заказ 3151 Тираж 534 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г ° Ужгород, ул. Гагарина, 101