Регенератор цифрового сигнала

Регенератор цифрового сигнала

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электросвязи и может быть использовано в цифровых системах передачи. Целью изобретения является повышение точности регенерации цифрового сигнала. Регенератор цифрового сигнала содержит блок 1 автоматической регулировки усиления, блок задержки 2, компаратор 3, блок 4 тактовой синхронизации, элемент И 5, формирователь 6 последовательности выходных импульсов, сумматор напряжения 7, первый и второй ключи 8 и 9. В регенераторе цифрового сигнала достигается уменьшение влияния помех на процесс формирования прямоугольных импульсов компаратором 3 и восстановление их оптимального временного положения, что приводит к повышению точности регенерации. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

<и» Н 04 В 3!04

3 ь ь! +

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4626403/24-09 (22) 26.12.88 (46) 23.10.90.Бюл, М 39 (71) Тбилисский государственный университет (7 :) Д.А.Сирбиладзе,.Р. 3, Хомерики., T.ÄË0páà÷èäè и :Л,В,Атанелишвили (53) 621.376.56(088.8) (56) Патент США N. 4004 i 62, кл. H 03 /,78, 1977.

Павличенко И,Е., Байдан И,Б.. Карпухин Б.В., Спозито О.О. Влияние точности тактовой синхронизации на верность регенерации цифрово-о сигнала. — Злектрасвязь, 1986, М 1, с, 28, рис. 1. (54) РЕГЕНЕРАТОР ЦИФРОВОГО СИГНАЛА

„,30 „1601755 Al (57) Изобретение относится к электросвязи и может быть использовано в цифровых системах передачи. Целью изобретения является повышение точности регенерации цифрового сигнала. Регенератор цифрового сигнала содержит блок 1 автома ическай регулировки усиления., блок задержки 2, компаратор 3, блок

4 тактовой синхронизации, элемент И 5, формирователь 6 последовательности выходных импул сов, сумматор напряжен::!ÿ 7, первый и втор"., ..:,-:очи 8 и 9. В регенераторе цифрового сигна =-.."ýeò!rÿeòñÿ л-;еньшение влияния помех:- .э процесс фар. ьиравания прямоугольных импульсов компаратором 3 и восстановление Мх оптимального гременного положения, что приводит к повышению точности регенерации. 2 ил.

1601755

55

Изобретение относится к электросвязи и может быть использовано в цифровых системах передачи.

Целью изобретения является повышение точности регенерации цифрового сигнала, На фиг,1 представлена структурная электрическая схема регенератора цифрового сигнала; на фиг.2 — временные диаграммы сигналов, поясняющие работу регенератора цифрового сигнала, Регенератор цифрового сигнала содержит блок 1 автоматической регулировки усиления, блок 2 задержки, компаратор 3, блок

4 тактовой синхронизации, элемент И 5, формирователь 6 последовательности выходных импульсов, сумматор 7 напряжения и первый 8 и второй 9 ключи.

Блок 1 автоматической регулировки усиления содержит корректирующий усилитель 10 и формирователь 11 управляющего сигнала.

Сумматор 7 напряжения содержит первый 12 и второй 13 резисторы и первый 14 и второй 15 дополнительные резисторы.

Регенератор работает следующим образом.

Входные информационные импульсы цифрового сигнала после блока 1 автоматической регулировки усиления поступают на информационный вход компаратора 3. На пороговый его вход действует пороговое напряжение, которое до момента включения компаратора 3 сформировано первым 12 и вторым 13 резисторами и первым дополнительным резистором 14 (первый 12 и второй

13 резисторы подключены соответственно к шине стабилизированного напряжения (О т) и общему проводу питания).

Первый дополнительный резистор 14 принимает участие в формировании порогового напряжения, так как до включения компаратора 3 (до его срабатывания) второй ключ 9 замкнут, в то время как первый ключ

8 находится в разомкнутом состоянии.

Первый 12 и второй 13 резисторы и первый дополнительный резистор 14 подобраны так, что при их совместном включении на пороговый вход компаратора 3 подают оптимальное пороговое напряжение(Опор.om), равное половине амплитуды неискаженного информационного импульса (фиг.2а, на которой показан входной сигнал на информационном входе компаратора 3).

При нарастании уровня информационного импульса (входного сигнала) и достижения уровня оптимального порога (точка

16 на фиг.2а) произойдет включение компаpampa 3 и на его выходе сформируется передний фронт прямоугольного импульса

45 (фиг,2б1; В этот момент второй ключ 9 разомкнется под действием сигнала с выхода компаратора 3 и отключит первый дополнительный резистор 14 от шины стабилизированного напряжения. При этом уровень напряжения на пороговом входе компаратора 3 понижается до некоторого наперед заданного значения, например, до уровня

Опор.2 (фиг.2а). Теперь для выключения компаратора 3 необходимо, чтобы уровень сигнала стал меньше уровня Unop.2, д это значит, что помеха, действующая в точке 16 (фиг.2а). значение которой меньше раэностного напряжения (Unop.onT — Unop.2) не сможет обратно перебросить (выключить) компаратор 3 в этой точке (Unop.2 выбирается с учетом величины уровня помехи в точке срабатывания). Импульс с выхода компаратора 3 (фиг.2б) с некоторой задержкой, определяемой блоком 2 задержки, подается на управляющий вход первого ключа 8 и включает его. Теперь к выходу сумматора 7 напряжения подключается второй дополнительный резистор 15, который подобран так, чтобы выключение компаратора 3 произошло точно в точке 17 (фиг.2а), r.е. в момент сравнения уменьшающегося по уровню входного импульса с оптимальным пороговым напряжением (Unop.o», на фиг,2а). В этот момент компаратор 3 отключается, При этом сформируется задний фронт импульса (фиг.2б) и в этот же момент вновь включится первый ключ 8 и подключит первый дополнительный резистор 14 к выходу сумматора 7 напряжения, к которому уже подключен второй дополнительный резистор 15. Уровень порогового напряжения увеличится (например, до уровня Опор.1 на фиг,2а) и, значит, помеха в точке 16 (фиг.2а), уровень которой меньше разностного напряжения (Unop.l Unop.om) не вызовет обратного — on рокидывание (включение) компаратора 3 в точке 17. Через некоторое время, определяемое блоком 2 задержки, исчезает импульс (фиг.2в) на управляющем входе первого ключа 8, и он отключается.

При этом второй дополнительный резистор

15 отключится и на пороговый вход компаратора 3 вновь подается оптимальное пороговое напряжение Unop.om. Время задержки блока 2 задержки выбирается с учетом уровня помех в точках переключения.

Сформированные прямоугольные импульсы с выхода компаратора 3 поступают на вход блока 4 синхронизации и на второй вход элемента И 5, в котором происходит регистрация импульсов в оптимальные мо-, менты времени. Сигналы с выхода элемента

И 5 через формирователь 6 передаются в линию.

1601755

Формула изобретения

1á

77 лрд1 ппр.0 .

7 . g

Составитель В, Орлов

Редактор Н. Рогулич Техред М.Моргентал Корректор Т. Палий

Заказ 3278 Тираж 530 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Регенератор цифрового сигнала, содержащий последовательно соединенные блок автоматической регулировки усиления, компаратор, блок тактовой синхронизации, элемент И и формирователь последовательности выходных импульсов, а также сумматор напряжения, выход которого подсоединен к пороговому входу компаратора. второй вход элемента И подключен к выходу компаратора, причем вход блока автоматической регулировки усиления и выход формирователя последовательности выходных импульсов являются соответственно входом и выходом устройства, о т л и ч à ю шийся тем, что. целью повышения точности регенерации, 5 введены последовательно соединенные блок задержки и первый ключ, а также второй ключ, при этом управляющий вход второго ключа и вход блока задержки подключены к выходу компаратора, а ин10 формационные входы первого и второго ключей подключены соответственно к первому и второму дополнительным входам сумматора напряжения.