Двоичный последовательный сумматор
Иллюстрации
Показать всеРеферат
Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ. Целью изобретения является расширение области применения двоичного последовательного сумматора за счет обеспечения самосинхронного режима его работы. Сумматор содержит элементы И - НЕ 1 - 4, элементы И - ИЛИ - НЕ 5 - 7 и элементы И - НЕ 8 - 13, составляющие RS-триггеры, и имеет инверсные 14, 15 и прямые 16, 17 входы первого и второго слагаемых и инверсный 18 и прямой 19 выходы суммы. 1 ил.
СОЮЗ СОНЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИК (19) 011 щ)5 G 06 F 7/50
1 Ся я
\t.
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
1б
ГОСУДАРСТВЕННЫЙ НОМИТЕТ
IlO ИЭОБРЕТЕНКЯМ И ОТНРЫТИЯМ
ПРИ ГКНТ СССР
К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ
1 (21) 4475956/24-24 (22) 23.08.88 (46) 30. 10.90. Бюл. К- 40 (7 1) Ленингр адский электр от ехнический институт им. В.И.Ульянова (Ленина) (72) В.И.Варшавский, В.И.Красюк, Н.М.Кравченко и В.Б.Мараховский (53) 681.325(088.8) (56) Авторское свидетельство СССР
9 1233133, кп. Г 06 F 7/50, 1986.
Дроздов Е.А. и др. Электронные вычислительные машины. Единой Системы. — М.: Машиностроение, 1976, с 227, рис.6.12 ° á.
2 (54) ДВОИЧНА Й ПОСЛЕДОВАТЕЛЬНь|И СУММАТОР (57) Изобретение относится к вычис- лительной технике и может быть использовано в процессорах ЭВМ. Целью изобретения является расширение области применения двоичного последовательного сумматора за счет обеспечения самосинхронного режима его работы. Сумматор содержит элементы
И-НЕ 1-4, элементы И-ИЛИ-НЕ 5-.7 и элементы И-НЕ 8-13,составляющие RSтриггеры, и имеет инверсные 14, 15 и прямые 16, 17 входы первого и второго слагаемых и инверсный 18 и прямой 19 выходы суммы. 1 ил.
1603377 4
Появление на выходах 18 и 19 сигналов различных значений свидетельствует о переходе сумматора в рабочее состояние и завершении переходных
55 процессов в его схеме. Путем иногократного чередования инертных и ра6очих состояний сумматора осуществля= ется сложение многоразрядных операн"дов.
Изобретение относится к вычисли" тельной технике и может быть использовано в процессорах ЭВИ.
Цель изобретения — расширение области применения сумматора за счет
5 обеспечения самосинхронного режима
его работы.
Иа чертеже приведена схема двоичного последовательного сумматора. 10
Двоичный последовательный сумматор содержит элементы И-НЕ 1-4, элементы
И-ИЛИ-HF. 5-7 и элементы И-НЕ 8-13, составляющие RS-триггеры, и имеет инверсные 14, 15 и прямые 16, 17 входы первого и второго слагаемых и инверсный 18 и прямой 19 выходы суммы.
Сумматор работает следующим образом.
При подаче на входы 14-17 нулевых сигналов на выходах элементов
1-5 устанавливается значение "1".RSтриггеры на элементах И-НЕ 8, 11 и
10, 13 переходят в режим хранения межразрядного переноса, причем на выходах элементов И-НЕ 13, 8 поддерживается прямое значение переноса (р), а на выходах элементов И-НЕ 10,11 инверсное (р) . Независимо от состояния RS-триггеров на выходах элементов И-НЕ 9, 12 устанавливается значение "1", а на,выходах элементов
И-ИЛИ-НЕ б и 7, являющихся выходами
18 и 19 сумматора, — значение "О", Последнее свидетельствует о переходе сумматора в инертное состояние и его готовности принять значения очередных разрядов слагаемых.
Для перевода сумматора в рабочее состояние на входы 16, 17 необходимо
4О подать прямые значения входных слагаемых (a,b), а на входы 14 и 15— их инверсные значения (a Ü) . При этом на выходе элемента И-ИЛИ-НЕ 5 реФ вЂ” 45 ализуется функция равнозначности аЮЬ.
Если на входы сумматора подается рабочая комбинация входнь|х сигналов а ф Ь (а ф Ь, а а, Ь Ь), тона выходах элементов И-НЕ 1-4 сохраняется значение "1", а на выходе элеИ ft мента 5 устанавливается значение О
При этом состояния RS-триггеров не изменяются, на выходах элементов И-HE
9, 12 сохраняются единичные значения сигналов. В результате прямое (s) и инверсное (s) значения суммы, уста-. навливаемые на выходах 19 и 18 соответственно, однозначно определяются состоянием RS-триггера на элементах И-НЕ 10, 13 s = р, s = р. ..Если на входы 14-17 подается рабочая комбинация сигналов а = Ь ф à = b, то на выходе элемента И-ИЛИ-НЕ 5 сохраняется значение "1", а значения сигналов на выходах элементов И-НЕ
1-4 определяются значениями входных слагаемых и состоянием RS-триггера на элементах И-НЕ Я, 11. При а =- Ь = р на выходах элементов И-НЕ 2, 3 сохраняются единичные сигналы, в результате чего состояние RS-триггеров не изменяется. При а = Ь = р = О на выходах элементов И-НЕ 1 и 4 устанавливаются соответственно нулевой и единичный сигналы и, следовательно, на выходах элементов И-ИЛИ-НЕ 6 и
7 — единичный (s = 1) и нулевой (s
О) выходные сигналы соответственно.
При а =- Ь = р = 1 на выходах элементов И-НЕ 1 и 4 устанавливаются единичный и нулевой сигналы соответственно и, следовательно, на выходах элементов И-ИЛИ-НЕ б и 7 — нулевой (s
= 0) и единичный (s = 1) выходные сигналы соответственно. При а = Ь
= О и р = 1 сохраняются единичные значения сигналов на выходах элементов И-НЕ 1, 4 и последовательно переключаются элементы И-HE 2, 10,. 9 и
13, 11. В результате на выходах элементов И-HF 9 и 12 устанавливаются соответственно нулевой и единичный сигналы и, следовательно, на выходах
19 и 18 — единичный (s = 1) и нулевой (s = О) выходные сигналы соответст- венно. При а = Ь = 1 u p = О сохраняются единичные значения сигналов на выходах элементов И-НЕ 1, 4 и последовательно переключаются элементы
И-HF. 3, 13, 10 и 12, 8. В результате на выходах элементов И-НЕ 9 и 12 устанавливаются соответственно единичный и нулевой сигналы и, следовательно, на выходах 18 и l9 — единичный (s =- 1) и нулевой (s = О) выходные сигналы соответственно.
Составитель В.Черников
Техред Л.Сердюкова
Редактор Т.Лазоренко
Корректор И.Муска
Заказ 3386
Тираж 565
Подписное
ВНИИПИ Государствен.
113035, Москва, Ж-35, Раушская наб., д. 4/5
Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101
5 160 Формула изобретения"
Двоичный последовательный сумматор содержащий два элемента
И-ИЛИ-НЕ, пр -чем прямые входы первого и второго слагаемых сумматора подключены к первым входам соответственно перво 1 и вто -,ой групп входов первого эле. ента И-ИЛИ-НЕ, а инверсные входы первого и второго слага:емых сумматор — к вторым входам соответственно второй и первой групп входов первого элемента И-ИЛИ-НЕ, выход которого соединен с первым входом первой группы входов второго элемента И-ИЛИ-НЕ, выход которого подключен к прямому выходу сумматора, о тл и ч а ю ц и и с я тем, что, с целью расширения области применения сумматора за счет обеспечения самосинхронного режима его работы, в него введено десять элементов И-НЕ и третий элемент И-ИЛИ-НЕ, причем инверсные входы первого и второго слагаемых сумматора подключены к соответствующим входам первого и второго элементов И-НЕ, а прямые входы первого и второго слагаемых сумматора — к соответствующим входам третьего и четвертогс элементов И-НЕ, выход первого элемента И-ИЛИ-НЕ соединен с первым входом первой группы входов третьего эпемента И-ИЛИ-НЕ, выход которого подключен.к инверсному выходу сумматора, выход пятого элемента И-НЕ соединен с первыми входами шестого, седьмого и восьмого элементов И-,НЕ и первым входом
3377 о
4 второй группы входов третьего элеме ." .та !.:-ИЛИ-НЕ, вторые входы первой и второй групп входов которого соеди5 нены с выходом девятого элемента
И†HF. и вторым входом восьмого элемен" та И-НЕ, выход которого соединен с первыми входами пятого, девятого и десятого элементов И-HF. и первым вхо1О дом второй группы входов второго элемента И-ИЛИ-HF. вторые входы первой и второй групп входов которого соединены с выходом шестого элемента И-НЕ и вторым входом пятого элемента И-НЕ, третий вход которого соединен с выходом второго элемента И-НЕ, вторым входом седьмого элемента И-HE и четвертым входом первого элемента И-НЕ, выход которого соединен с третьими
20 входами первок и второй групп входов
- третьего элемента И-ИЛИ-НЕ, выход третьего элемента И-НЕ соединен c I. вторым входом десятого элемента Й-НЕ, третьим входом восьмого, элемента И-НЕ
25 и четвертым входом четвертого элемента И-НЕ, выход которого соединен с третьими входами первой и второй групп входов второго элемента И-ИЛИНЕ, выход седьмого элемента И-HF. соединен с третьими входами второго, четвертого и десятого элементов И-НЕ и вторым входом шестого элемента
И-НЕ, выход десятого элемента И-НЕ соединен с третьими входами первого, третьего и седьмого элементов И-НЕ и вторым входом девятого элемента
И-НЕ.